半導体は現代の情報社会において欠かせない存在であり，私たちが普段使っている家電製品やスマートフォン，コンピュータなどの高度な技術を有する機器の中心的な部品として重要な役割を果たしています．通常，半導体の製造においては，大きな円盤状のシリコンであるウェハの上に微細な回路を作り込むことにより，集積回路やメモリなどの素子を作成しています．これらの微細回路を作成するには，化学的処理や電子線を照射するなど何百もの工程を必要とします．そのため，半導体製造では多くの工程を遅らせるリスクを減らすための厳密な品質管理が求められています．

  例えば，実際の製造現場ではウェハマップ（もしくはダイソートマップ）と呼ばれるものが用いられています．これは，シリコンウェハの上に作成したチップごとに動作検査を行い，各チップに対する故障の有無を表したマップのようなものです．多くの製造工程を経て作成されたシリコンウェハ上のチップには動作不良のものが存在一定の割合で存在し，そのパターンの特徴は各プロセス（工程）と関係があると言われています．すなわち，生産ラインから得られるウェハマップのパターンを分析することにより，不良の原因（どの装置が悪いかなど）を特定して対策を施すことにより，生産性の向上が期待できます．そのため、ウェハマップの不良パターンに基づいた解析においては、正確に不良パターンを分類できる識別器を構築するかが非常に重要となることは言うまでもありません．

  一般的に，ウェハマップもパターンは（製品やプロセスの数にも依存しますが）いくつかのパターン（クラス）に分類することができますが，発生頻度が少ない未知のウェハマップの不良パターンの場合，従来の方法では類似した不良パターンとして分類されてしまいます．これら未知のウェハマップの発見が遅れるとトラブル発見の遅れに繋がり，結果として甚大な損害を招く恐れがあります．

  そこで本研究では、多種多様なウェハマップを正確に分類することに加えて、突発的なトラブル等によって発生する未知のウェハマップを高い精度で検出する手法について、研究開発を勧めています．研究室では機械学習を活用することにより，既知の故障パターンを高精度に分類し，かつ未知の故障パターンを高精度で検出するような手法について検討しています．なお，この研究テーマは大手半導体メモリメーカーと共同研究であり，定期的に企業とのミーティングを行いながら進めています．