Deep Learning

• 컴퓨터, 정보통신, 공학, 의료, 사회, 인문 및 경제와 같은 다양한 분야에서 해결하기 어려웠던 문제들을 융복합적 Deep Learning 기술을 이용하여 극복하는 연구를 수행합니다. We research techniques to overcome problems that are difficult to solve in various fields such as computer, information and communication, engineering, medical, social, humanities, and economy using deep learning technology.

Digital Hologram

• 인간이 목표로 하는 가장 최종적인 형태의 차세대 시각화 멀티미디어 도구인 Digital Hologram의 Generation, Processing, Compression, Security, Display에 대한 기술을 연구합니다. We study the technologies of generation, processing, compression, rendering, security, and display of digital hologram, which is the most final form and the next generation visualization multimedia tool.

3D Graphics

• 초실감형 AR, VR, MR, XR을 위해 우리가 살아가는 Space와 Object를 3차원 Volumetric Graphics 기술을 이용하여 Capturing, Storing, Processing, Compression, Transfer, Service하는 기술들을 연구합니다. For ultra-realistic AR, VR, MR, and XR, we study technologies that capture, store, process, compress, transfer, and service real-world space and objects using 3D Volumetric Graphics technology.

NPU (Neural Processing Unit)

• • Deep Learning 알고리즘을 고성능의 SoC 기반 NPU(Neural Processing Unit)로 구현하기 위한 Architecture Exploration, Scheduling, Bus Architecture, Interface, Memory Controller(LPDDR, DDR, GDDR, HBM, PCI), Scalability, Load Balancing 등에 대한 기술을 연구합니다. We study technologies for architecture exploration, scheduling, bus architecture, interface, memory controller, scalability, load balancing, etc. to implement deep learning algorithms as high-performance SoC-based NPUs.

  • 또한 차세대 인공지능 반도체인 Neuromorphic System을 구현하기 위한 Synapse Device와 Array에 대한 모델링 및 Neural Network의 구조에 대한 기술을 연구합니다. In addition, we study the modeling of synapse devices and arrays and the technology of the structure of neural networks to realize the next generation artificial intelligence semiconductor neuromorphic system.

  • 그리고 알고리즘의 고속화 및 병렬화를 위한 RTL 설계 및 FPGA, ASIC, SoC, NoC 구현에 대한 연구를 수행합니다.  And we study RTL design, FPGA, ASIC, SoC, and NoC implementation technology for high-speed and parallelization of algorithm.