Embedded Files
碳化矽(SiC)功率元件之高介電閘極工程與碳化矽電晶體元件技術開發
碳化矽(SiC)功率元件之高介電閘極工程與碳化矽電晶體元件技術開發
近年來因電動車的快速發展使得功率元件愈顯得重要。碳化矽(SiC)半導體材料具寛能隙、良好的熱導率與矽半導體CMOS元件製程相容，同時SiC在製程上有較佳品質的磊晶薄膜晶圓，未來可應用於大功率與車用電子的功率半導體元件。本實驗室主要進行碳化矽(SiC)功率元件之新穎閘極製程技術開發及特性研究，主要著重研究開發低閘極界面狀態密度及高性能SiC電容結構(MOS Capacitor)與特性研究。
氧化鋯鉿鐵電負電容薄膜之特性研究及其應用於奈米無
氧化鋯鉿鐵電負電容薄膜之特性研究及其應用於奈米無
接面電晶體與神經突觸元件之製程開發
接面電晶體與神經突觸元件之製程開發
當人工智慧(AI)的發展，神經突觸元件(synaptic device)已被廣泛研究，目前有許多半導體元件可作為突觸元件，其中研究可利用電阻、電容或是元件的通道電導可作為突觸元件。由於生物突觸為兩端點結構，電容也為兩端點元件，因此利用電容作為突觸元件能更加符合生物突觸，且鐵電薄膜內的電偶極子(dipole)會隨著脈衝訊號的輸入慢慢產生改變，這能幫助元件改善作為突觸元件所需的線性度。在未來兩端元件不管在2D亦或是3D陣列結構的運用方面也較三端元件更容易且符合生物突觸，幫助線性度的改善及手寫數字辨識率(MNIST)的提升。因此本項研究將利用HfZrO2鐵電薄膜之金屬/鐡電薄膜/金屬電容結構(MFM)應用於突觸元件之特性研究。輸入脈衝訊號使元件的偶極子轉換，進一步量測電容C-V、P-V特性作為突觸權重，利用其特性曲線偏移的特性，觀察權重變化的線性度及對稱性，研究與評估此製程製作突觸元件電容的特性探討。
新穎堆疊互補式奈米帶(線)無接面電晶體製程技術開發
新穎堆疊互補式奈米帶(線)無接面電晶體製程技術開發
當CMOS元件持續微為了進一步延續摩爾定律(Moore’s law)，近年來堆疊結構奈米線(帶)互補式無接面電晶體製程技術的發展，可以應用於次世代(3nm)奈米元件，同時元件製程與現今的半導體製程相容，同時為了開發低功耗元件及減少元件面積，互補式無接面電晶體製程技術以及具有鐵電負電容薄膜之奈米元件(NC-CFET )、奈米線(帶)元件(nanowire or nanosheet (FE NC-NW JL CFET)，以及垂直通道(vertical channel )奈米線元件(FE NC JL VFET)為一具有相當大潛力的奈米半導體元件結構之一。
新穎奈米低功率閘控無接面電晶體(Junctionless FET)製程技術開發與特性研究
新穎奈米低功率閘控無接面電晶體(Junctionless FET)製程技術開發與特性研究
當CMOS元件持續微縮到奈米尺寸以下時，傳統反轉式(inversion mode, IM) MOSFET在通道與源極/汲極間需要極陡陗接面(ultra-sharp junction)，由於PN接面濃度的變化需要一定的距離，因而影響元件通道長度的準確性與穩定度。同時要在奈米尺寸的元件上製作陡陗接面(ultra-sharp junction)有其困難度。另外IM MOSFET元件在奈米尺寸下，元件的短通道效應(short channel effect)與源/汲極超淺接面(ultra-shallow junction)的寄生串聯電阻(source/drain series resistance)仍然為一核心問題。此問題近年已可使用新型無接面場效電晶體結構(junctionless field-effect-transistor, JL-FET)來解決。JL-MOSFET最早由J. E. Lilienfield在1925年提出的，在source/drain與通道之間沒有摻雜接面(p-n junction)，而是源/汲極與通道為同一摻雜型態的半導體(n or p-type semiconductor)。閘極未加電壓時，為了關閉通道電流，閘極使用具有較大功函數(work function) 材料，因態帶差而使n-type通道完全空乏(fully depletion)，此時JL-FET無載子可通過而為關閉(OFF)，當加適當閘極(正)電壓，則可使通道形成部份空乏、無空乏以及累積模式，而使JL-FET打開(ON)，因JL-FET不需源/汲極接面摻雜，減少製程及結構簡單，同時與傳統CMOS製程相容及可持續延續摩爾定律(Moore’s law)[8, 13]，已被視為次世代最具潛力的奈米半導體元件之一。
電阻式隨取記憶體(憶阻器)
電阻式隨取記憶體(憶阻器)
Metal-insulator-Metal (MIM)電容結構即構成RRAM元件，而此元件常用的金屬電極有金(Au)、銀(Ag)和鉑(Pt)等昂貴金屬，Insulator 一般為金屬氧化物。RRAM的操作原理則為兩端電極外加電壓，使金屬氧化物的電阻由原來的高電阻變為低電阻狀態，利用此兩種電阻組態來完成記憶體的功能。依操作電壓極性，可分為單極(unipolar) RRAM及雙極(bipolar) RRAM 。單極RRAM為VSET與VRESET為同一極性；而雙極RRAM則為VSET 與VRESET為不同極性。其中VSET 為電阻由高電阻(high resistance, HRS)變為低電阻(low resistance, LRS)的電壓；而其中VRESET 為電阻由低電阻(LRS)變為高電阻(HRS)的電壓。其高電阻交換為低電阻的主要機制為導通燈絲路徑形成(conductive filament path) ，然而由低電阻交換成高電阻，主要為燈絲路徑被阻斷所至。
因此本驗室將對ZnO薄膜做為電阻式記憶體RRAM的最佳製程開發及低功率、低電壓、低成本、高交換速度、高電阻比值、高switching cycle、單/雙極RRAM機制研究等基本特性研究。
高介電常數材料元件開發分析
高介電常數材料元件開發分析
當半導體元件進入45奈米尺寸之後，閘極介電層將被高介電常數材料所取代，如Hf-based或Zr-based介電層所取代，因此本實驗室進行有關先進半導體元件 閘極製程技術開發之研究，如金屬閘極/高介電常數介電層沉積技術開發及其特性量測分析(Metal gate/high K dielectric device development、device characterization and analysis)，同時進行高介電常數介電層MOS元件之相關可靠度研究，如高介電常數介電層之長時間定電壓崩潰測試(Time dependent dielectric breakdown, TDDB)、崩潰機制研究、元件熱載子效應(HCI)，PBTI及NBTI等之可靠性分析與研究等等。同時對介電層與元件之壽命預測（lifetime prediction）及其可靠度之模型建立(prediction model creation)均為本實驗室之研究重點 。
石墨烯材料研究
石墨烯材料研究
說到石墨烯就必須提一下2010年的諾貝爾獎得主安德烈·海姆(Andre Geim)與康斯坦丁·諾沃肖洛夫(Konstantin Novoselov)這兩位物理學家，他們利用膠帶剝離鉛筆上的碳原子，不斷的重複著這個動作最終得到石墨烯的結構。石墨烯是由六邊形蜂巢晶格的碳原子所組成的一個平面結構；顏色呈透明，有良好了透光度；其物理特性非常堅韌但是卻像橡膠一樣可以拉伸；另外石墨烯亦有良好的導熱導電特性，電阻率小，其載子遷移率可高達15000 cm2/V-S矽(silicon)的100倍左右，適合當作電極導體，所以應用在軟性透明的電子元件上是非常具有潛力的。
目前本實驗室是以石墨烯氧化物(graphene oxide)材料來研分析RRAM中介電層的阻值轉換特性。我們製作出Al/GO/Al/p-Si sub的MIM結構的RRAM加以研究，其轉換次數可達數千次不崩潰且非常穩定，表現出來的結果相當出色。在未來我們會嘗試朝軟性、透明這個方向繼續做研究
科技部計畫 與 公民營計畫
科技部計畫 與 公民營計畫
歷年科技部計畫通過案
110學年度 仿神經元突觸之電漿處理與嵌入電偶極界面優化堆疊型鐵電穿隧接面元件技術開發與應用於類神經網路特性研究
109學年度 應用於神經元突觸之新穎鐵電穿隧接面元件研製與特性研究
107學年度 高性能低功率負電容閘極介電層研發及其應用於無接面奈米線電晶體之特性研究
106學年度 摻雜型鐵電二氧化鉿閘極負電容低功率無接面電晶體技術開發與特性研究
104學年度 新穎奈米低功率閘控無接面電晶體製程技術開發與特性改善之研究(I)
102學年度 低功率高性能石墨烯氧化物電阻式記憶體研製與特性研究
101學年度 應用於透明軟性電子之低功率高穩定性新型結構非揮發性電阻式記憶體研製與特性研究
100學年度 低功率氧化鋅基透明軟性電阻式記憶體之技術開發與特性研究(I)
99學年度 應用於軟性電子之低功率氧化鋅薄膜電阻式記憶體之技術開發與特性研究
97學年度 奈米元件高介電常數閘極介電層靜電突波損傷之可靠度研究
歷年大專生計畫通過案
110學年度 鄭聖諺 氧化鋯鉿鐵電層覆蓋氧化鋁薄膜之鍺基板電容結構應用於神經突觸元件之特性研究
109學年度 曾士豪 多層堆疊鐵電穿隧記憶體應用於類神經元技術開發及其學習訓練特性研究
108學年度 柯竹鞠 具高介電/金屬閘極之垂直式奈米柱無接面電晶體製作與特性分析
107學年度 曾澤瑞 氧化釔鉿(HfYO)薄膜之閘極鐵電負電容製程開發與特性研究
106學年度 蔡宜庭 負電容閘極奈米場效電晶體不同閘極界面層之特性分析研究
105學年度 陳昱志 高介電閘極側壁空間層無接面電晶體之特性研究
104學年度 洪偉庭 奈米鰭式電晶體(FinFET)元件閘極介電層陷阱分佈之低頻雜訊分析研究
103學年度 陳俊諺 摻雜型石墨烯氧化物電阻式記憶體之特性研究
Copyright先進元件製程及可靠度研究實驗室 ADPR Designed by 吳俊銘
逢甲大學Feng Chia University, FCU台中市西屯區文華路100號
先進元件製程及可靠度研究室 Advanced Device Process and Reliability Lab, ADPR 電通館 504-2 TEL:04-24517250轉4937
林成利 博士 辦公室 電通館 119-1 TEL:04-24517250轉4969
Google Sites
Report abuse