Patents and Intellectual Properties

簡禎富、林國義（2019），媒合產品體驗活動與參與者之優化方法及其系統，中華民國發明專利第I676908號

簡禎富、胡志翰（2017），因子分析系統及其分析方法，中華民國發明專利第I571808號。

簡禎富、吳吉政（2016），黃光製程產能規劃系統及其規劃方法，中華民國發明專利第I529633號。

張國浩、簡禎富、陳暎仁（2016），整合影像分析與資料挖礦之自動光學檢測缺陷影像分類方法，中華民國發明專利第I525317號。

簡禎富、許嘉裕、陳暎仁（2016），半導體批次生產派工方法，中華民國發明專利第I523129號。

簡禎富、莊世鐘（2016），動態實驗設計方法，中華民國發明專利第I519986號。

簡禎富、鄭家年（2015），分級產品資源規劃系統及其方法，中華民國發明專利第I506570號。

簡禎富、吳吉政、鄭家年（2015），半導體產品多目標產能規劃系統及其方法，中華民國發明專利第I502523號。

簡禎富、許嘉裕、陳薇如（2015），晶圓圖之分析系統及其分析方法，中華民國發明專利第I483216號。

林志偉、周宏昕、汪業傑、簡禎富、王人星、蕭之維（2008），晶片佈局之最佳化方法，中華民國發明專利第I302334號。

林順利、簡禎富、鄧景豐（2006），用於半導體罩幕孔洞之邊緣補値的樣型補値法，中華民國發明專利第I251867號。

簡禎富、張國浩、陳志萍、林順利（2003），覆蓋誤差模式及其取樣策略程序以及使用該模式與策略程序之裝置，中華民國發明專利第190932號。

郭仲仁、薛國強、簡禎富、吳吉政（2003），維修決策方法與使用其之半導體元件測試系統，中華民國發明專利第 182169號。

徐紹鐘、陳志萍、簡禎富（2000），提高晶圓產出之方法，中華民國發明專利第128800號。

Chien,Chen-Fu and Lin, K.-Y. (2019), Optimization method and system of matching product experiencing activity with participants, USA Invention Patent (US20190197569A1).

Chien, Chen-Fu, Wu, J.-Z. and Zheng, J.-N. (2017), Multi-objective semiconductor product capacity planning system and method thereof, USA Invention Patent (US9563857B2).

Chien,Chen-Fu, Hsu, C.-Y. and Chen, Y.-J. (2016), Method of dispatching semiconductor batch production, USA Invention Patent (US9513626B2).

Chang, K.-H. , Chien, Chen-Fu and Chen, Y.-J. (2015), Method of defect image classification through integrating image analysis and data mining, USA Invention Patent (US9082009B2).

Chien, Chen-Fu and Wu, J.-Z. (2014), Photolithography capacity planning system and non-transitory computer readable media thereof, USA Invention Patent (US8863047B1).

Chien, Chen-Fu and Hsu, C.-Y. (2013), Method for enhancing wafer exposure effectiveness and efficiency, USA Invention Patent (US8407631B2).

Chien, Chen-Fu and Hu, C.-H. (2012), Factor analysis system and analysis method thereof, USA Invention Patent (US8200528B2).

Lin, S.-L., Chien, Chen-Fu, Hsu, C.-Y. and Wu, I.-P. (2009), Method for analyzing overlay errors, USA Invention Patent (US7586609B2).

Lin, C.-W., Chou, H.-H., Wang, Y.-J., Chien, Chen-Fu, Wang, J.-H. and Hsiao, C.-W. (2008), Methods for optimizing die placement, USA Invention Patent (US7353077B2).

Chien, Chen-Fu, Chang, K.-H., Chen, C.-P. and Lin, S.-L. (2005), Overlay error model, sampling strategy and associated equipment for implementation, USA Invention Patent (US6975974B2).

Chien, Chen-Fu, Hsu, S.-C. and Chen, C.-P. (2002), Procedure of alignment for optimal wafer exposure pattern, USA Invention Patent (US6368761B1).