高速・低エネルギー消費な送受信回路の設計技術を研究しています。半導体パッケージ内の3D-ICやチップレットや、電子機器のモジュール同士を高速・低電力・高信頼に接続する、近接無線通信技術を開発しています。独自の"ノイズ強耐性送受信回路"技術で、高性能なAIコンピューティングを実現します。

研究テーマ:　チップ間を高密度・低電力・広帯域に接続する、送受信回路技術
新たなパッケージ技術やチップ積層技術と組み合わせたユニークな技術開発を行っています。

最近の成果:

[1] A. Kosuge et al., " A 6 Gb/s Inductively-Powered Non-Contact Connector with Rotatable Transmission Line Coupler and Interface Bridge IC," IEEE Journal of Solid-State Circuits (Early Access). 

[2] A. Kosuge et al., "A 6.5Gb/s Shared Bus using Electromagnetic Connectors for Downsizing and Lightening Satellite Processor System by 60%," ISSCC’15, pp. 434-435.

[3] A. Kosuge et al., "A 6Gb/s 6pJ/b 5mm-Distance Non-Contact Interface for Modular Smartphones Using Two-Fold Transmission Line Coupler and EMC-Qualified Pulse Transceiver," ISSCC’15, pp. 176-177.

アルゴリズム×半導体回路の協調技術 (Co-Design)により、高電力効率なAIプロセッサを研究、次世代のAIoT時代を支える超低電力技術を開発します。MITや東大の神経科学の研究者と議論しながら、大脳の特徴を真似た"Neuro-inspired"な低電力AIプロセッサを開発します。従来よりも1/1000の低電力化を実現し、インプランタブルなAIプロセッサの実現を目指します。

研究テーマ:

 1) AIプロセッサの省面積化を実現する、省ニューロン・省シナプスな深層ニューラルネットワーク技術：Non-linear neural netwrok NNN

 2) メモリアクセスをなくし低電力化を実現する、布線論理型プロセッサ

 3) 上記を活用した、新たなエッジAIシステムの応用展開

最近の研究成果:

[1] A. Kosuge, Y. C. Hsu, R. Sumikawa,T. Ishikawa, M. Hamada, and T. Kuroda, "A 10.7-μJ/frame 88% Accuracy CIFAR-10 Single-chip Neuromorphic FPGA Processor Featuring Various Nonlinear Functions of Dendrites in Human Cerebrum," in IEEE Micro (in Press). 

[2] A. Kosuge, R. Sumikawa, Y. -C. Hsu, K. Shiba, M. Hamada, T. Kuroda, "A 183.4nJ/inference 152.8uW Single-Chip Fully Synthesizable Wired-Logic DNN Processor for Always-On 35 Voice Commands Recognition Application," in IEEE Symposium on VLSI Circuits, June 2023.

最近の報道:

MIT Technology Review Japan : 35歳未満の発明家