VHDL by MOEA es una herramienta de acceso libre que admite al usuario dar como entrada una descripción de comportamiento en lenguaje C, la cual podrá contener expresiones lógicas y aritméticas; le muestra al usuario el DFG (Data Flow Graph) que representa la semántica de la descripción de comportamiento insertada como entrada; permite al usuario seleccionar el MOEA(SPEA2, NSGA-II, NSGA-III) y sus parámetros para la optimización; muestra el espacio objetivo mientras se está realizando la optimización, con la meta de que el usuario visualice la minimización de las funciones objetivo, retardo, área y potencia; deja al usuario seleccionar cual solución prefiere en la aproximación al FP en el espacio objetivo, además de poder seleccionar la solución balanceada o una escogida aleatoriamente; proporciona al usuario el código VHDL optimizado junto con el de las planificaciones básicas ASAP, ALAP y aleatoria. Este código debe poderse descargar e implementar en un FPGA mediante Xilinx Vivado o Intel Quartus.
VHDL by MOEA puede ser utilizado abriendo el siguiente enlace:
http://201.174.122.25/vhdlbymoea/
El tutorial sobre el uso de la herramienta se puede visualizar en:
https://www.youtube.com/watch?v=sIbDhxuWXTk