Publicaciones

• "An Approach for Debugging and In-system Functional Verification for FPGA-Based System Design", J. M. Espinosa Durán , M. Vera Lizcano, J. Velasco Medina , 7° IEEE LATW, Buenos Aires, Argentina.

• “Generador Automático de FFT con alto grado de Paralelismo”, J. F. Acosta Orozco, M. E. Vera Lizcano, J. Velasco Medina , XII Workshop IBERCHIP, San José, Costa Rica.

• “Diseño de Divisores Paralelos y Secuenciales de N/N bits usando FPGAs”, J. M. Espinosa Durán, J. G. Catuche Girón, M. E. Vera Lizcano, J. Velasco Medina , XII Workshop IBERCHIP, San Jose, Costa Rica.

• “Debugging and Hardware Verification for FPGA-Based System Design”, M. E. Vera Lizcano, J. M. Espinosa Durán, J. Velasco Medina , XI Workshop IBERCHIP, Salvador de Bahía, Brasil

• “Multiplicador NxN de Alto Throughput para FPGAs de ALTERA”, M. E. Vera Lizcano, J. Velasco Medina , XI Workshop IBERCHIP, Salvador de Bahía, Brasil

• “Diseño de Operadores Aritméticos en Punto Flotante usando FPGAs”, G. E. Ordóñez Fernández, J. Velasco Medina, M. E. Vera Lizcano , XI Workshop IBERCHIP, Salvador de Bahía, Brasil

• “Comparación de Divisores Paralelos y Secuenciales de 16-Bits usando FPGAs”, G. E. Ordóñez Fernández, J. Velasco Medina, M. E. Vera Lizcano , XI Workshop IBERCHIP, Salvador de Bahía, Brasil

• “Diseño de Funciones DSP para Compresión de Video usando FPGAs”. B. Kaderkulof-Rengifo, J. Velasco-Medina, M. Vera-Lizcano , X Simposio de Tratamiento de Señales, Imágenes y Visión Artificial, Universidad del Valle, Cali, Colombia

• “FFT de 8 Puntos IEEE754 Sintetizado en FPGA”, J. F. Acosta Orozco, M. Vera-Lizcano, J. Velasco Medina , X Simposio de Tratamiento de Señales, Imágenes y Visión Artificial, Universidad del Valle, Cali, Colombia

• “Implementación de Divisores Paralelos y Secuenciales de 16 bits Usando FPGAs”, J. M. Espinosa-Duran, J. Velasco-Medina, M. E. Vera-Lizcano , X Simposio de Tratamiento de Señales, Imágenes y Visión Artificial, Universidad del Valle, Cali, Colombia

• “Diseño e Implementación de la DCT Bidimensional usando FPGAs”, B. Kaderkulof Rengifo, J. Velasco Medina, M. Vera Lizcano , X Workshop IBERCHIP, Cartagena, Colombia

• “Criterios para la Optimización de FSMs en FPGAs”, A. Pareja Giraldo, M. E. Vera Lizcano , X Workshop IBERCHIP, Cartagena, Colombia

• “Metodología para la Aplicación del VHDL en el Diseño de Videojuegos 2D e Implementación SOC”, J. M. Espinosa, A. F. Montaño, M. E. Vera , X Workshop IBERCHIP, Cartagena, Colombia

• “Diseño de Funciones DSP usando VHDL y CPLDs-FPGAs”, M. E. Vera Lizcano, G. Vejarano, J. Velasco Medina , IX Workshop IBERCHIP, La Habana, Cuba:

• “Diseño VHDL de un Procesador de 8 Bits e Implementación en un CPLD”, A. Pareja Giraldo, M. E. Vera Lizcano , IX Workshop IBERCHIP, La Habana , Cuba

Material Instruccional Elaborado

• Guías del Laboratorio de Sistemas Digitales I (710168M),  Universidad del Valle, 2000-2004. Descargar Guías  

• Guías de Laboratorio de Diseño Digital con VHDL (710131M), Universidad del Valle, 2000-2004. Descargar Guías