コンピュータ自作派の憧れ…
オープンソース版RISC-VコアSyntacore社謹製「SCR1」で
システム作りを全部やってみる
2017.12.25
以下からダウンロードできます。詳細は記事を参照してください。
2018.01.05
●記事の訂正
同記事のp109、リスト2 (2)に間違いがあります。下記の通り訂正します。
(誤)$ git clone --recursive https://github.com/syntacore/openocd.git
(正)$ git clone -b syntacore --recursive https://github.com/syntacore/openocd.git
●記事の補足
出稿後、Syntacore社のOpenOCDが更新され、OpenOCDの設定スクリプトを修正する必要があります。
ファイル「RISCV/Syntacore/SCR1_MAX10FB/sw/workspace/PROJ_MAX10FB/openocd.cfg」を下記の通り修正してください。
openocd.cfg (p117のリスト9の内容)
adapter_khz 2000
interface ftdi
ftdi_device_desc "Dual RS232"
ftdi_vid_pid 0x0403 0x6010
ftdi_layout_init 0x0908 0x0b1b
ftdi_layout_signal nSRST -oe 0x0200
ftdi_layout_signal nTRST -data 0x0100
ftdi_layout_signal LED -data 0x0800
reset_config trst_and_srst
jtag newtap syntacore_riscv32_v2 cpu -irlen 4 -expected-id 0xDEB01001
target create scr.cpu syntacore_riscv32_v2 -endian little -chain-position syntacore_riscv32_v2.cpu
init
halt