Practica FSM #Base

• Haga la simulación anotada de la siguiente FSM, suponiendo que count_up=4’d3 y que busy_tx=1’b0.

Nota: next_count y reset_count, manejan el contador interno llamado count_packet.

• Diseñe en verilog la FSM del punto 1 y utilice la plantilla adjunta para completar el código.

• Dibuje el ASM de la FSM.