Verilog - HUSC

Trang này dành riêng cho học phần Ngôn ngữ mô tả phần cứng Verilog tại trường Đại học Khoa học - Đại học Huế

1. Chương 1: Tổng quan về Verilog và Mô hình Cấu trúc (slide)

2. Chương 2: Mô phỏng (slide)

3. Chương 3: Mô hình RTL (slide)

4. Chương 4: Mô hình hành vi (slide_part1, slide_part2)

5. Chương 5: Máy trạng thái hữu hạn (FSM) (slide)

6. Chương 6: Hiện thực máy trạng thái với Verilog (slide)