Embedded Files
Verilog的四大模型(Model)
四大模型(Four kinds of Model)是Verilog用來描述電路功能或是電路架構的四種表示方法。因此對於一個模組的描述再Verilog中有四種不同的層次，設計者可以依據不同需求而使用不同的層次來設計模組的功能或內部電路。
1. 低階交換模型(Switch Level Model):
這個層次是VerilogHDL中最低階的層次，需要知道電晶體的元件特性，如半導體的通道長度、寬度等硬體資訊，藉此來設計電路。
2. 邏輯閘層次模型(Gate Level Model)
這個層次中的模組是由最基本的邏輯閘連接而成。在電路面積要求的情況下，可以先將電路化簡，在使用現有的邏輯閘元件怎何出所需電路。
3. 資料流模型
這個層次中，設計電路的重點在於說明資料如何在暫存器中儲存與傳送。類似針對訊號會經過的邏輯閘路徑進行程式撰寫。
4. 型為模型(Behavioral Model)
這個層次是Verilog HDL中最高階的層次，這裡只需要考慮模組的功能，並不需要考慮元件的物理特性以及連接線路的特性，屏除硬體方面的電路考量。在這個層次上設計電路就像是撰寫C語言一樣，是一種高階的設計方式。
【課程大綱】
1. FPGA工具介紹、安裝與使用及如何使用ModelSim作電路模擬
2. Hierarchical Modeling Concepts
3. Verilog HDL Lexical conventions: data
4. Verilog HDL Modules and Ports:Module definition, port declaration, connecting ports, hierarchical name referencing
5. Logic Synthesis, Algorithmic State Machine
6. Gate-Level Modeling
7. Verilog HDL Dataflow Modeling:Continuous assignments,
delay specification, expressions, operators, operands, operator types
8. Verilog HDL Behavioral Modeling:Structured procedures, initial and
always, blocking and nonblocking statements, delay control, generate
statement, event control, conditional statements, multiway branching,
loops, sequential and parallel blocks.
9. Verilog HDL Tasks and Functions : Function, Task, Assignment, and
Finite State Machine
10. Timing Simulation in Verilog
11. Useful Modeling Techniques
12. LAB實戰部分:
【A.基礎LAB】:
Verilog 循序電路設計:正反器、暫存器、計數器、LED或七段顯示器、
按鍵控制 電路、計秒器、計數器電路 實 驗、Finite State Machine:
比大小遊戲電路實驗、紅綠燈控制電路實驗
【B.進階LAB】:
LCD1602實驗、RS-232通訊(UART)控制電路實驗、I2C 系統電路實驗、
VGA 控制電路實驗
FPGA開發板ALTERA IV EP4CE四代 NIOSII送下載器
主硬體資源
1.主晶片採用ALTERA公司最新四代FPGA CycloneIV系列EP4CE6E22C8N
2.板載EPCS4N大容量串列配置晶片，支援JTAG/AS模式（可自行升級為EPCS16）
3.板載64MbitSDRAM,支援SOPC，NIOSII開發（很多價低的板不帶SDRAM，無法支援NIOS SOPC開發）
4.板載50MHz有源晶振，提供系統工作主時鐘
5.採用1117-3.3V穩壓晶片，提供3.3V電壓輸出
6.採用1117-1.2V穩壓晶片，提供FPGA內核電壓
7.採用1117-2.5V穩壓晶片，提供PLL電壓
8.精心的去耦設計，採用大量去耦電容
9.提供5V直流電源插座
10.提供方口USB介面電源插座
11.一個系統重定按鍵Reset，也可做為使用者輸入按鍵
12.自鎖按鍵電源開關
13.LED電源指示燈
14.精心設計分配的IO資源，所有IO引出,3個擴展介面，通用2.54mm間距，任由您自己擴展
15.JTAG下載介面對應下載的檔是.SOF，速度快，平常學習推薦使用此介面
16.AS下載介面對應下載的檔是.POF，速度較慢，需要固化程式時使用
軟體資源及資料
1.配套系列文檔（包含：軟體安裝使用、基礎知識、操作指南等）
2.提供最新QuartusII 11.0版本（支援中文注釋）軟體安裝包
3.提供PDF格式原理圖
4.提供豐富的參考常式,以Verilog為主
Page updated
Google Sites
Report abuse