Nesta página você encontra maiores informações sobre a parte laboratorial da disciplina de Sistemas Digitais (EEL480) - turmas EL1 e EL2 (modalidade presencial) para o segundo semestre de 2024 (2024/2).

• Horários de Apresentação do Trabalho 2 - 06/12/2024

  • EL1

    • 13:20 - 13:39 h - G1 - Pedro Gabriel, Pedro Henrique, Victor Siqueira (OK)

    • 13:40 - 13:59 h - G2 - Ricardo Amaral, Umberto Augusto e João Silva (OK)

    • 14:00 - 14:19 h - G3 - Gabriel Godinho, Hugo Cesar, Bruno (OK)

    • 14:20 - 14:39 h - G4 - Pedro Henrique, Samuel Castro, Leonardo Mira (?)

• EL2

  • 15:00 - 15:19 h - G1 - Clara Albino, Thiago Marques, Matheus Gonçalvez (OK)

  • 15:20 - 15:39 h - G2 - Lucas Freitas, Victor Cruz, Roberto (OK)

  • 15:40 - 15:59 h - G3 - Lucas Duque, Letícia Luz, Caio Marques (OK)

  • 16:00 - 16:19 h - G4 - Breno Motta, Leonardo Domingos, Felipe Cassano (?)

• Avisos:

  • Por decisão da Diretoria da Escola Politécnica, a aula de hoje (23/08/2024) está suspensa. 

• Objetivos:

  • Familiarizar os alunos quanto ao projeto de Sistemas Digitais utilizando Dispositivos Lógico-Programáveis (DLP).

  • Capacitá-los quanto ao uso de linguagens de descrição de Hardware digital e suas ferramentas associadas.

• Dicas para a Instalação do Xilinxs ISE 14.7 no Windows 

  • Habilitar a virtualização na BIOS.

  • Instalar o Oracle Virtual Box (https://www.virtualbox.org/wiki/Downloads).

  • Baixar o programa em: https://www.xilinx.com/member/forms/download/xef.html?filename=Xilinx_ISE_14.7_Win10_14.7_VM_0213_1.zip (precisa criar uma conta no site da AMD).

  • Acessar a pasta \bin e comentar (#) a segunda linha do arquivo: validate_virtualization_enabled (acessar este arquivo com o Bloco de Notas).

  • Executar o arquivo setup.exe normalmente.

  • Responder as perguntas de instalação, permitindo que o programa use o Virtual Box como plataforma de virtualização.

• INFORMAÇÕES IMPORTANTES:

  • A primeira aula ocorrerá dia 16/08/2024 e será EXPOSITIVA. A sala de aula será a H-209.

  • Pede-se cumprir as solicitações abaixo até o dia 23/08/2024:

    • Se você já foi aprovado na parte laboratorial em períodos anteriores pode solicitar sua dispensa preenchendo o FORMULÁRIO DE DISPENSA  (clicar). Caso tenha cursado a disciplina com outro professor, favor solicitar ao professor responsável que envie um e-mail para jbfilho@poli.ufrj.br com a sua nota. 

  • Se é a primeira vez que faz o curso ou foi reprovado na parte laboratorial em períodos anteriores:

    • Preencher o FORMULÁRIO de CADASTRO de ALUNOS (clicar) até 23/08 às 18h (utilizar preferencialmente o e-mail da POLI neste cadastro) para acesso ao Classroom da disciplina.  

    •  Você deverá receber uma comunicação automática do Google após a realização de seu cadastro na plataforma Classroom (deverá ocorrer até 30/08). Caso não receba este e-mail ou não consiga acessar o Classroom, favor contactar o professor.

  • Os trabalhos serão realizados em duplas ou trios (a confirmar). Pede-se realizar o cadastro dos integrantes (preferencialmente até 30/08/2024) através do FORMULÁRIO de CADASTRO de GRUPOS (clicar).  

• Livro de referência

  • • Busca ensinar através de exemplos, pode ser útil para a consulta (a compra não é necessária): Pong. P. Chu - FPGA prototyping by VHDL examples - Xilinx Spartan 3 version - Wiley Interscience, 2008.

• Calendário:

  • Início das atividades: 16/08/2024- aula inaugural 

  • Para acesso ao cronograma preliminar da disciplina, clique aqui. 

• Avaliação:

  • Composição da avaliação: (1) relatório das experiências; (2) apresentação das experiências; (3) participação no laboratório. 

  • Dois trabalhos a serem realizados em grupo (o número máximo de integrantes por grupo ainda será definido). Cada aluno será individualmente avaliado quanto à apresentação do trabalho. 

  • Para cada trabalho, deverá haver nas datas especificadas a seguir:

    • A entrega de um relatório, a ser submetido exclusivamente através de atividade específica no Google Classroom (possíveis envios por e-mail serão ignorados), a ser realizado na data da apresentação e até o horário limite que será indicado posteriormente.

    • A apresentação do trabalho no laboratório para o professor estritamente no horário a ser divulgado oportunamente.

    • As datas de entrega do relatório e de apresentação dos trabalhos são:

      • Trabalho 1: unidade lógico-aritmética (clique aqui) - Entrega: 04/10/2024

      • Trabalho 2: calculadora BCD (clique aqui) - Entrega: 06/12/2024.

• Material da Disciplina:

  • Apresentação da disciplina (clique aqui)

  • Slides da aula de Introdução ao VHDL e aos Dispositivos Reprogramáveis (clique aqui)

  • Manual da Placa Spartan-3A/AN FPGA Starter Kit Board User Guide (clique aqui)

  • Arquivo de restrição de pinos S3 (clique aqui)

• Códigos de referência para o Segundo Trabalho:

  • Dica: utilize a biblioteca std_logic_unsigned para a soma.

  • Exemplo da Multiplicação 2 algarismos com uso da biblioteca numeric_std (clique aqui)

  • Interface com o Teclado (clique aqui) - imprime nos leds o algarismo pressionado no teclado (nota: a entrada pelo teclado numérico não é válida). A cada tecla pressionada, o usuário tem que pressionar o SOUTH BUTTON.

  • Interface com o Display (clique aqui) - imprime no display o algarismo selecionado pelas chaves ao pressionar o WEST BUTTON. Para reinicializar o display, use o SOUTH BUTTON.

• Avisos Importantes / atualizações:

[10/10/2024] Inclusão segundo trabalho.

[27/09/2024] Inclusão de horários de apresentação do primeiro trabalho.

[07/08/24] Atualização para 2024/2.