Nesta página, você encontra maiores informações sobre a parte laboratorial da disciplina de Sistemas Digitais (EEL480) - turmas EL3 e EL4 - modalidade remota - para o segundo semestre de 2021 (2021/2).

• Objetivos:

  1. Familiarizar os alunos quanto ao projeto de Sistemas Digitais utilizando Dispositivos Lógico-Programáveis (DLP).

  2. Capacitá-los quanto ao uso de Linguagens de Descrição de Hardware Digital e suas ferramentas associadas;

• NOVO:

1. Os trabalhos serão realizados em DUPLAS. Favor definir uma dupla para sua realização que deverá ser informada no formulário de FORMULÁRIO DE CADASTRO DE DUPLAS (clicar) até 03/12 (18h).

• MUITO IMPORTANTE:

• 1. A primeira aula ocorrerá dia 26/11/2021

  2. Favor cumprir as solicitações abaixo até 19/11/2021

  3. Se você já foi aprovado na parte laboratorial em períodos anteriores pode solicitar dispensa se:

     • Preencher o FORMULÁRIO DE DISPENSA (clicar).

     • Caso tenha cursado a disciplina com o Prof. Luis Henrique, solicitar o envio de e-mail dele com a nota.

  4. Se é a primeira vez que faz o curso ou foi reprovado na parte laboratorial em períodos anteriores:

     • Preencher o FORMULÁRIO DE CADASTRO INDIVIDUAL (clicar) até 19/11 às 18h (utilizar preferencialmente e-mail da POLI) para:

a) Cadastro no Classroom da disciplina (ambiente virtual de iteração com os alunos).

b) Cadastro no LabsLand (ambiente virtual para desenvolvimento das experiências).

5. Você irá receber uma comunicação após a realização do cadastro no Classroom (deverá ocorrer até 24/11). Após recebê-la, tente realizar o acesso ao LabsLand através deste link. Caso não consiga, entrar em contato com o professor.

• Guia de Início Rápido (para você que está no primeiro contato com a disciplina):

• 1. Favor preencher o FORMULÁRIO DE CADASTRO apontado acima.

  2. Participar da aula inaugural do curso via Google Meet no dia 26/11, nos horários da aula - 13:00 às 15:00 (EL3) ou 15:00 às 17:00 (EL4). Você receberá o link no e-mail cadastrado no SIGA.

  3. Cumprir as seguintes atividades:

     • Instalar a ferramenta Quartus II Prime Lite. Para maiores informações, clique_aqui (antes ou depois da aula).

     • Realizar a experiência no Quartus II descrita no passo-a-passo acessível aqui (após a primeira aula).

     • Realizar a experiência no LABSLAND descrita no passo-a-passo acessível aqui (após a primeira aula).

  4. Ler o roteiro da Experiência UM (acesso aqui). Suas dúvidas podem ser postadas aqui.

  5. Atentar aos avisos enviados pelo Classroom e na parte de avisos desta página.

• Acesso assíncrono:

  1. Se você não conseguiu assistir de forma síncrona a primeira aula, recomendamos acessar o material a seguir:

     • Introdução a disciplina, aos dispositivos reprogramáveis e a Linguagem VHDL

       • Vídeo: aula_inaugural_EL3, aula_inaugural_EL4

       • Slides: Apresentacao_da disciplina, Introdução_aos_Dispositivos Reprogramáveis

• Informações Gerais:

  1. Serão utilizadas as ferramenta Google Classroom, Meet e LABSLAND (link_para acesso) - o link só funcionará após cadastramento pelo professor (veja informações acima).

  2. A plataforma LabsLand destina-se ao uso dsa placas de desenvolvimento Altera Terasic DE-2 115 de forma completamente virtual (clique_aqui_para_mais informações sobre_a_placa). O uso da placa para a apresentação final dos trabalhos é obrigatória.

  3. Pela ferramenta LabsLand, o aluno poderá desenvolver todas as etapas do projeto. No entanto, recomenda-se que o desenvolvimento e o teste de sua aplicação sejam realizados, primeiro, através de simulação, utilizando o programa Quartus II Prime Lite (a ser instalado no computador pessoal). Após confirmação do funcionamento em simulação, realizar teste no LabsLand.

  4. O software Quartus II Prime Lite pode ser baixado neste_link. Desta página, é obrigatório baixar os seguintes arquivos (OBS: todos para uma mesma pasta):

• Quartus Prime (1,6G)

• ModelSim-Intel FPGA Edition Starter Edition (1,2G)

• Cyclone IV device support (466 MB)

OBS: Para orientações quanto a instalação da versão Windows, consultar roteiro aqui (siga estritamente as instruções para evitar problemas posteriores!).

• 5. Quaisquer dúvidas ou outras informações, poste sua questão através deste formulário.

  6. Caso julgue necessário agendar um atendimento virtual, clique_aqui.

• Livro referência - busca ensinar através de exemplos, pode ser útil para consulta (a compra não é necessária).

  1. Pong. P. Chu - FPGA prototyping by VHDL examples - Xilinx Spartan 3 version - Wiley Interscience, 2008.

• Calendário:

  1. Início das atividades: 26/11/2021 - realização de aula inaugural do curso via Google Meet (link será enviado por e-mail pelo SIE)

2. Para acesso ao cronograma inicial, clique aqui.

• Avaliação:

  1. Composição da avaliação: (1) relatório das experiências; (2) apresentação das experiências; (3) reuniões de acompanhamento.

  2. Dois trabalhos, a serem realizados de forma individual ou em grupo (número limite de integrantes ainda a definir).

  3. Em caso de grupos, cada aluno será avaliado individualmente quanto à apresentação final.

  4. Informações mais específicas serão divulgadas posteriormente.

  5. Para cada trabalho, deverá haver no dia especificado abaixo:

     • A entrega de um relatório (submetido como atividade no Classroom - não pode enviar por e-mail).

     • A apresentação do trabalho por vídeo-conferência (links individuais com as salas serão enviados com antecedência).

     • As datas de apresentação dos trabalhos são:

       • Trabalho 1: unidade lógico-aritmética (clique aqui) - Entrega: 07/01/2022.

       • Trabalho 2: calculadora (clique aqui) - Entrega: 04/03/2022.

     • As datas das reuniões de acompanhamento (presença obrigatória) são:

       • Trabalho 1: 17/12/2021

       • Trabalho 2: 28/01/2022

• Avisos Importantes / Atualizações:

[10/01/22] Inserção do segundo trabalho.

[29/11/21] Inserção links de gravações e slides. Disponibilização de planilha de cadastro de duplas.

[16/11/21] Atualização da página para 2021/2