NOTICE

SDIL 연구실 대학원생 및 학부연구생 모집 공고

대학원 진학이나 과제 참여와 관련하여 면담을 원하는 학생 분들은 아래 연락처로 연락 주시길 바랍니다.

[연락처 및 연구실 위치]

- 전화: 053-950-5519 (또는 053-940-8819)

- E-mail: hpark@ee.knu.ac.kr

- 연구실 위치: IT대학 3호관 305호 혹은 306호(대학원생 office)

[연구실 연구 분야]

1. 질화물계 원격에피택시와 응력층 기반 화합물 반도체 중 분리/전사 기술 개발 

- MOCVD 기반 질화물계 원격에피택시(remote epitaxy)와 응력층 기반 단결정 화합물 반도체 분리(layer-resolved spalling) 및 전사 기술을 이용한 반도체 이종집적 기술/모기판 재사용 기술 개발 연구

2. GaN RF HEMT 소자 공정 및 특성/신뢰성 특성 평가 연구 

- 차량용 반도체, 6G 통신용 증폭기 응용을 위한 고속/고출력 GaN HEMT

- 전력반도체 소자 공정기술 개발 및 특성/신뢰성 평가 기술 연구

<관련 수행과제>

- 기판 재사용이 가능한 2차원 분리막 기반의 원격에피택시 기술을 통한 고품질 질화물계 멤브레인 제작 원천 기술 연구 (한국연구재단)

- 기초연구실 지원 사업: 원격에피택시 기반 차세대 반도체 이종집적 기술 연구실 (한국연구재단)

- 민관공동투자반도체 고급인력양성사업: 실리콘-화합물(Si-GaN) 융합 반도체 기반 핵심소자 구현 기술 개발 (한국산업기술평가관리원)

- 한국전자통신연구원 미래원천 창의전문연구실 위탁과제: Wafer-level GaN 정밀분리 및 전사기술

- X-대역(8 ~ 12 GHz) 전력증폭소자용 AlN 기반 GaN Epi-Wafer 개발 (엘앤디전자㈜)

- GaN on Si 에피웨이퍼 특성평가를 위한 Au-free Ohmic 공정 개발 (에이프로세미콘㈜)

3. 금속 전극과 2D/3D 반도체의 컨택 특성평가 기술 및 예측 model 개발 

- FinFET/NSFET 등 3D 구조를 갖는 반도체에서 구조 및 크기 변화에 따른 컨택 저항 변화를 파악하기 위해 raised S/D 구조의 기하학적 형태를 반영하여 컨택 특성을 정밀하게 평가하고 정확한 컨택 저항 추출을 가능하게 하는 새로운 컨택 저항 model을 개발하는 연구 수행

- 전력반도체 소자 공정 기술 개발 및 특성/신뢰성 평가 기술 연구

4. 금속과 접합된 반도체 영역의 전기적 특성 변화가 반영된 electrical contact 측정 평가 방법 개발 및 응용  

- 금속과 접합된 반도체 영역의 전기적 특성 변화를 모니터링할 수 있는 측정 기법 개발 및 이를 기반으로 정확한 컨택 파라미터를 도출할 수 있는 컨택 특성 평가 개발을 위한 연구 수행 

<관련 수행과제>

- 금속전극과 low-dimensional(2D/1D)반도체 contact 저항 최소화를 위한 contact 재료/구조 개발 및 2D/1D반도체 electrical contact model 개발 (삼성전자(주) DS부문)