202511 實驗室論文被DATE 2026接受
Y.-S. Lin and Y.-C. Chen, "Advancing LUT-based Threshold Logic Synthesis with Enhanced Area Estimation", DATE, 2026
S.-C. Lin, Y.-C. Chen, and B.-H. Huang, "Enabling Cross-Design Power Trace Prediction with GNNs for Gate-Level Netlists", DATE, 2026
202510 實驗室論文獲得SASIMI 2025傑出論文獎
S.-C. Lin, B.-H. Huang, Y.-C. Chen, and W.-D. Tseng, "Cross-Design Power Trace Prediction using Graph Neural Network", SASIMI, 2025
202508 實驗室論文被ICCD 2025接受
F.-J. Chao and Y-C. Chen, "Decomposition Attack on Structural Logic Locking of Reversible Circuits", ICCD, 2025
202507 林世淳 利煒倫通過碩士論文口試
202506 專題生 凃岳霖獲國科會大專學生研究計畫補助
202501 張思晨通過碩士論文口試
202412 專題生 鄭崇瑋 呂丞頤 黃駿甯獲教育部CAD Contest定題組國內賽 優等
202412 專題生 李尚哲 馬浩翔獲教育部CAD Contest定題組國內賽 佳作
202411 林彥霖通過碩士論文口試
202406 趙峰頡 林郁珊通過碩士論文口試
202406 專題生 呂丞頤獲國科會大專學生研究計畫補助
202311 專題生 鍾兆鋐 黃柏皓獲教育部CAD Contest定題組國內賽 佳作
202311 專題生 蔡沛希 劉蜀涵 鄭安庭獲教育部CAD Contest定題組國內賽 佳作
202307 葉亭妤 卓躍 林書弘 林哲旭通過碩士論文口試
202306 專題生 鍾兆鋐獲國科會大專學生研究計畫補助
專題計畫名稱: 基於高斯消去法之邏輯電路逆向工程技術
202211 實驗室論文被DATE 2023接受
T.-Y. Yeh, Y. Cho, and Y.-C. Chen, "An Effective and Efficient Heuristic for Rational-Weight Threshold Logic Gate Identification", DATE, 2023
202209 實驗室論文被ASPDAC 2023接受
Y.-C. Chen and F.-J. Chao, "Optimization of Reversible Logic Networks with Gate Sharing", ASP-DAC, 2023
202112 林哲旭 李宇哲 獲教育部CAD Contest定題組國內賽 佳作
202112 林郁珊 獲教育部CAD Contest定題組國內賽 優等
202108 前瞻邏輯設計自動化實驗室成立!!