Advanced Logic Design Automation Lab @ NTUSTEE
NEWS
NEWS
202311 恭賀專題生 鍾兆鋐 黃柏皓獲教育部CAD Contest定題組國內賽 佳作
202311 恭賀專題生 蔡沛希 劉蜀涵 鄭安庭獲教育部CAD Contest定題組國內賽 佳作
202307 恭賀 葉亭妤 卓躍 林書弘 林哲旭通過碩士論文口試
202306 恭賀專題生 鍾兆鋐獲國科會大專學生研究計畫補助
專題計畫名稱: 基於高斯消去法之邏輯電路逆向工程技術
202211 恭賀 實驗室論文被DATE 2023接受
T.-Y. Yeh, Y. Cho, and Y.-C. Chen, "An Effective and Efficient Heuristic for Rational-Weight Threshold Logic Gate Identification", DATE, 2023
202209 恭賀 實驗室論文被ASPDAC 2023接受
Y.-C. Chen and F.-J. Chao, "Optimization of Reversible Logic Networks with Gate Sharing", ASP-DAC, 2023
202112 恭賀 林哲旭 李宇哲 獲教育部CAD Contest定題組國內賽 佳作
202112 恭賀 林郁珊 獲教育部CAD Contest定題組國內賽 優等
202108 前瞻邏輯設計自動化實驗室成立!!