Embedded Files
WELCOME TO A·IC-GROUP!
WELCOME TO A·IC-GROUP!
本實驗室位於國立中興大學電機系館720B研究室，指導教授是楊清淵博士，成員包含博士班研究生、碩士班研究生及大學部專題研究生。研究室主要電路設計硬體研究設備有工作站與個人電腦，軟體方面則包括Cadence、Synopsys等各種積體電路設計所需要的EDA工具，並結合國家實驗研究院「台灣半導體研究中心」(Taiwan Semiconductor Research Institute, TSRI)和國立中興大學「孟堯晶片中心」的設計與測試相關設備資源，研發前瞻晶片電路設計。
研究的方向與產業界的發展潮流緊密結合，以國內現有的半導體製程技術，研發高性能前瞻類比與混合信號電路，培養優秀積體電路設計人才，提升國內在產業界與學術界的電路設計能力。目前主要研究重點為類比與混合訊號系統、高速通信傳輸系統、感測器和能源管理等重要核心積體電路組件，期能培育並訓練電路設計、模擬、分析、佈局、系統整合與實作量測等技能，相信對研發能力與專業技能之提昇具有莫大的助益。經由研發設計的晶片技術，除可提升系統理論分析與實作能力外，更可進一步提供產業界在積體電路的研發技術。
位置：電機大樓七樓 720B研究室
訊息欄
訊息欄
【公關組】興大跨國團隊榮獲臺美前瞻半導體研究計畫補助 (2023-07-11)
由國科會與美國國家科學基金會共同推動的臺美「先進半導體晶片設計及製作國際合作研究計畫」(Advanced Chip Engineering Design and Fabrication, ACED Fab Program)，共吸引臺美43組團隊投件，歷經近5個月的密集審查作業，中興大學電機系楊清淵教授、張振豪教授與美國德州農工大學 (Texas A&M University) Samuel Palermo教授、Kamran Entesari教授以及Pao-Tai Lin教授共組之跨國團隊，以「用於節能同調性光互連的新型電子光子系統的協同設計」為主題，從眾多團隊中脫穎而出，榮獲為期3年，計1320萬元（其中一半經費注入半導體晶片製作）的經費補助。
AUG, 2022
The paper entitled "A 17-21GHz Current-Folding Frequency Tripler with >36dBc Harmonic Rejection in 90nm CMOS", has been accepted for presentation at the 2022 IEEE Asian Solid-State Circuits Conference (A-SSCC), to be held in Taipei, Taiwan from November 6-9, 2022.
OCT, 2019
本實驗室發表論文「PLL-Based Clock and Data Recovery for SSC Embedded Clock Systems」榮獲 International SoC Design Conference ISOCC）研討會「最佳海報論文獎」(2019 ISOCC Best Post Award)
我的教育專欄(117)要學類比電路(ANALOG CIRCUIT)的六大原因(李家同)
我的教育專欄(117)要學類比電路(ANALOG CIRCUIT)的六大原因(李家同)
我今年在教類比電路，因為很多人搞不清為什麼我們要學類比電路，所以我寫了這篇文章。稍微有點難懂，但是學理工的人應該看得懂。 據說我們正處於所謂的數位化階段。一切都必須數位化。因此，很多人認為研究數位電路的設計是重要的。至於類比電路，它們是老式的。人們可能會忘記它。 數位電路，指的是建立gate（AND，OR，NOR，NAND）、flip flops等等的電路。類比電路，指的是電晶體和一些被動元件的電路，例如電阻、電容、電感等。 我們必須明白，每個數位電路實際上都是由類比電路實現的。當我們要求任何VLSI晶圓廠生產數位電路晶片時，數位電路將被轉換為類比電路。畢竟，VLSI的製程只知道電晶體、電容、電感等。如果VLSI製程工程師對電晶體一無所知，他可能會遇到嚴重的麻煩。比方說，他可能不明白為什麼晶片在低頻下做得比較好，但對於高頻而言並不理想。他也不會明白為什麼兩個電晶體必須非常緊密地在一起。 每個電路實際上都是一個類比電路。這是要學類比電路的第一個原因。 ....
IC發明60周年
IC發明60周年
今年(2018)為積體電路(IC)發明60年，逾半世紀中，積體電路(IC)為半導體產業創造出無限的可能，自西元1958年至今，IC的發明改變人類生活中的種種可能，如手機、家電用品、汽車、建築等等，處處可見積體電路(IC)的蹤影。 而這偉大發明的需歸功於當時德州儀器(TI)的工程師Jack Kilby，憑藉著創新、突破的精神，於當年的9月12日向全世界展示了第一顆能夠正常運行的積體電路，改變了人類的生活。 Jack Kilby的影響力不僅止於德州儀器(TI)，更深入全球各個產業。2017年全球半導體產值已達4000億美元，台灣半導體產值有2.46兆新台幣，對台灣產業影響至深。 時至今日，他的創新精神仍串流於TI，公司不僅在達拉斯、矽谷和印度等世界各地成立Kilby實驗室，集結公司業務、製造和技術創新團隊，研發極具突破性、基礎性的關鍵技術；TI全球各地的辦公室更在每年的9月12日舉辦Jack Kilby Day內部慶祝活動，紀念全世界第一顆IC積體電路誕生的同時，亦鼓勵員工提出各種創新，發展任何改變世界的革命性解決方案。 面對未來在車用、工業及物聯網的趨勢發展與挑戰，TI將持續秉持著創新的DNA，研發更便利、先進、創新的技術解決方案，增進人類生活福祉。 (Published by 2018-06-13 經濟日報)
今年(2018)為積體電路(IC)發明60年，逾半世紀中，積體電路(IC)為半導體產業創造出無限的可能，自西元1958年至今，IC的發明改變人類生活中的種種可能，如手機、家電用品、汽車、建築等等，處處可見積體電路(IC)的蹤影。 而這偉大發明的需歸功於當時德州儀器(TI)的工程師Jack Kilby，憑藉著創新、突破的精神，於當年的9月12日向全世界展示了第一顆能夠正常運行的積體電路，改變了人類的生活。 Jack Kilby的影響力不僅止於德州儀器(TI)，更深入全球各個產業。2017年全球半導體產值已達4000億美元，台灣半導體產值有2.46兆新台幣，對台灣產業影響至深。 時至今日，他的創新精神仍串流於TI，公司不僅在達拉斯、矽谷和印度等世界各地成立Kilby實驗室，集結公司業務、製造和技術創新團隊，研發極具突破性、基礎性的關鍵技術；TI全球各地的辦公室更在每年的9月12日舉辦Jack Kilby Day內部慶祝活動，紀念全世界第一顆IC積體電路誕生的同時，亦鼓勵員工提出各種創新，發展任何改變世界的革命性解決方案。 面對未來在車用、工業及物聯網的趨勢發展與挑戰，TI將持續秉持著創新的DNA，研發更便利、先進、創新的技術解決方案，增進人類生活福祉。 (Published by 2018-06-13 經濟日報)
A 2.7-Gb/s CDR Circuit Based on Multiplexed Recirculating Delay-Locked Loop for ±10%-SSC Clock-Embedded Display Interface
A 2.7-Gb/s CDR Circuit Based on Multiplexed Recirculating Delay-Locked Loop for ±10%-SSC Clock-Embedded Display Interface
A clock and data recovery (CDR) circuit based on a multi-phase multiplexed recirculating delay-locked loop (MRDLL) is presented for spread-spectrum-modulation clock-embedded display interface. In the training stage, the MRDLL CDR is acting as a phase-locked loop (PLL) to generate sampling clocks. After the PLL is locked, the MRDLL CDR operates as a recirculating DLL to recover the incoming data. Implemented in 90-nm CMOS process, the chip active area of proposed MRDLL CDR is 0.118 mm^2. As a 2.7-Gb/s spread-spectrum signal of 200 kHz modulation frequency and ±10% modulation depth with a triangular-shape frequency modulation is applied, the measured root-mean-square jitter of recovered data and clock is 9.27 ps and 4.03 ps, respectively. The power consumption is 5.23 mW. (IEEE Solid-State Circuits Letters, 2022)
A clock and data recovery (CDR) circuit based on a multi-phase multiplexed recirculating delay-locked loop (MRDLL) is presented for spread-spectrum-modulation clock-embedded display interface. In the training stage, the MRDLL CDR is acting as a phase-locked loop (PLL) to generate sampling clocks. After the PLL is locked, the MRDLL CDR operates as a recirculating DLL to recover the incoming data. Implemented in 90-nm CMOS process, the chip active area of proposed MRDLL CDR is 0.118 mm^2. As a 2.7-Gb/s spread-spectrum signal of 200 kHz modulation frequency and ±10% modulation depth with a triangular-shape frequency modulation is applied, the measured root-mean-square jitter of recovered data and clock is 9.27 ps and 4.03 ps, respectively. The power consumption is 5.23 mW. (IEEE Solid-State Circuits Letters, 2022)
Page updated
Google Sites
Report abuse