Embedded Files
대회 안내
대회 안내
대회 주제
지정한 RISC-V 디자인에 저전력 설계 적용 및 구현
참가 대상
학부생
개인 혹은 팀 (최대 2인)
접수 방법
신청서 제출 버튼을 통해 양식 제출
참여 인원 제한: 선착순 40명
폼 제출에 성공하신 경우 참가 신청이 정상적으로 이루어진 것이며,
선착순 마감 시 자동으로 폼 제출이 불가능하게 전환됩니다.
대회 일정
참가 신청서 제출 마감
2026, 08. 05. (수)
온라인 해커톤 예선 및 보고서, 발표자료 제출
2026. 08. 12. (수) ~ 2026. 08. 22. (토)
최종 발표자 선정
2026. 08. 24. (월)
심사 및 발표 평가
2026. 08. 27. (목)
EDA Tool 사용 지원
EDA Tool 사용 지원
EDA Tool이 설치된 서버 사용 지원
예선 기간에 한하여 온라인 접속 지원
시상 계획
금상, 은상, 동상: 각 1팀, 상장 및 부상 수여
시상 규모 및 내역은 내부 운영 사정에 따라 변경될 수 있음
수상 팀 전원에게는 시스템 반도체 설계 챌린지 참가 자격 부여 (2026년 12월 22일, 대전 IDEC 본센터 진행)
행사 장소
서울특별시 노원구 광운로 20
광운대학교 80주년기념관 2층 201호 세미나실
기타 유의 사항
제출 마감일 기준, 국내외 학술대회에서 수상하거나 정부 주관 경진대회에서 입상한 동일 또는 유사 설계는 본 대회에 참가할 수 없습니다.
시스템반도체 설계 챌린지는 별도 행사이며, 발표 및 시연 기회가 주어집니다.
문의처: IDEC@kw.ac.kr
추천 교육 안내
Page updated
Google Sites
Report abuse