Research

Research Fields



집적회로 및 시스템 연구실에서는 디지털회로의 집적이 용이한 CMOS 소자를 이용한 아날로그 회로 설계와 이를 뒷받침하는 DSP기능 구현을 하며 아날로그 회로를 디지털 회로로 대체할 수 있는 회로 구현 방법을 연구한다. 이러한 연구는 CMOS 미세공정에 수반되는 집적회로 설계상의 문제점들과 소자의 Nonidealities 등을 극복하기 위함이다. 구체적인 연구 주제는 다음과 같다.



  • Software-defined radio transceiver (Reconfigurable RF front-end circuits for multi-band and multi-standards)

Software-defined radio (SDR) 는 오랫동안 산업계에서 요구되는 이상적인 무선 송수신 기술이 소프트웨어 프로그램으로 서로 다른 여러 표준을 지원할 수 있는 RF 모듈이다.

놀라운 속도로 성장하는 무선 시장에서 요구되는 다양한 무선 프로토콜을 하나의 기기에서 제공할 수 있으므로 이에 대한 연구가 활발히 진행되고 있는 추세이다.

Software-defined radio (SDR) 에 적합한 수신단 구조로 Direct conversion 방식이 구조의 단순함으로 많이 사용되고 있으며 이를 위해 low noise, wideband matching LNA, high IIP3 와 IIP2 특성을 가지는 mixer 등을 연구한다.



  • LO (Local Oscillator) Clock Generation - Digital PLL(Phase-Locked Loop)

RF 송수신단에서 up/down conversion을 위해 local oscillator 가 필요하며 software-defined radio에서 요구하는 여러 스탠다드를 지원하기 위해서 기존 아날로그 방식의 PLL 이 아닌 디지털 회로를 접목한 All-Digital Phase-Locked Loop (ADPLL) 회로를 연구한다. 이 방식은 디지털 회로가 programmability 가 용이하다는 장점을 활용한 것으로 디지털 방식의 단점인 discrete 한 주파수 해상도를 극복하고 TDC/DTC의 선형성 개선을 위한 연구가 여러 방면으로 진행되고 있다.

  • Multi-GS/s ADC 및 DAC 설계

측정 장비 혹은 Optical communication에 필요한 고속 time-interleaved ADC 및 DAC의 설계 및 보정 기법을 연구 한다.

  • 다중모드 High Speed Serial I/O

Multi-media환경의 도래와 Social Network의 부흥으로 보다 많은 대역폭의 데이터가 인터넷 그리고 시스템 통해 전달되고 앞으로도 계속 증가할 것이다. 하지만 이러한 데이터 전송속도를 적은 비용으로 구현하기 위해서는 송신기와 수신기가 하나의 칩안에 같이 존재하고 이에 더 나아가 여러개의 high speed I/O를 하나의 칩으로 구현하여 비용을 줄이고 파워 오버헤드를 줄이는 다수의 포트를 지원하는 칩셋을 필요로 한다. 이러한 저비용을 위한 integration 기술과 함께 공정 기술이 발전함에 따라 단위 면적당 소모하는 파워를 줄이는 저전력의 고속 serial I/O의 개발은 필수적이다.