Résumé : "Les progrès technologiques constants permettant de miniaturiser de plus en plus les systèmes embarqués hétérogènes ouvrent la porte à de nouvelles applications qui étaient considérées récemment comme de la science-fiction. Naviguer ces systèmes à travers le réseau sanguin et dans les espaces physiologiques restreints pour effectuer différentes interventions médicales, imager en navigant des endoscopes ou caméras miniatures vers des régions physiologiques jusqu’à présent inaccessibles, ou diagnostiquer dans les profondeurs du corps humain, sont que quelques exemples d’applications qui s’offrent aux chercheurs et concepteurs de systèmes embarqués hétérogènes. Mais la miniaturisation seule ne peut pas permettre d’envisager ce genre d’applications si des techniques pour les faire naviguer à travers le corps humain ne sont pas utilisées. Cette présentation donnera un survol des techniques les plus avancées permettant de naviguer des systèmes embarqués hétérogènes dans le corps humain. "

Résumé : "Optogenetics is a neural stimulation technique that allows using light to control and monitor individual neurons in living tissue. This ground-breaking approach opens up many new exciting perspectives in neuroscience by enabling the study of the intact brain in freely moving rodents, especially in mice, which are often used as model to study human biology. As a result, the development of advanced optogenetic hardware combining multiple microsystem technologies, such as bioMEMS, silicon photonics, microelectronics, and wireless technology has become a source of significant interest.

After a brief review of the state of the art in this field, we will present the design of advanced electro-optic devices enabling combined optogenetics and multichannel electrophysiology in freely moving transgenic rodents. First, we will present different wireless headstage systems developed using commercial off-the-shelf components.

Then, we will present the design of different CMOS integrated circuits to perform photostimulation and multichannel neural recording, in parallel, within miniature heastage systems. We will show new integrated strategies to perform spike detection, data compression and spike sorting in real-time, over several parallel recording channels, and we will show how to use these strategies to enable closed-loop control in the brain of live transgenic mice.

Finally, we will present different experimental results obtained in-vivo after performing photo-stimulation and neural recording simultaneous in live transgenic rodents using these systems."

Résumé : "Intellectual Property (IP) and Integrated Circuits (ICs) infringements – ranging from piracy to overproduction – have become a serious threat due to the globalization of the semiconductor industry supply chain. In order to fight against such threat, logic locking approaches introduce hardware components to modify the correct functionality of an IC in such a way that it does not produce expected outputs until it is properly activated by the IP owber using a secret key. The goal is to prevent any unauthorized user from activating/using the circuits without the knowledge of the key, losing all interest of reselling non-activated ICs on the market for instance. The talk will survey recent approaches/results to implement such logic locking mechanismes."

Résumé : "Le champ de la sécurité matérielle, comme d'autres avant lui, est aujourd'hui bouleversé par l'arrivée de méthodes basées sur l'apprentissage profond. Néanmoins, même si ces nouvelles attaques ont fait leurs preuves, de nombreux défis spécifiques au champ des attaques par canaux auxiliaires restent à relever. Cette présentation reviendra d'abord sur les attaques par canaux auxiliaires, avant de présenter l'approche par apprentissage profond. Les aspects sur lesquels ces nouvelles méthodes excellent, comme lorsque les traces d'attaques sont désynchronisées, seront illustrés. Par la suite, les problèmes qui surviennent seront abordés, en insistant en particulier sur l'interprétation des résultats des attaques, cruciale pour en déduire des moyens de protection adaptés. Enfin, des perspectives pour la spécialisation et l'adaptation des méthodes d'apprentissage profond au champ spécifique des attaques par canaux auxiliaires seront présentées."

Résumé : "Depuis quelques années, l’IA s’immisce de plus en plus dans notre quotidien. Cependant, l’IA telle que celle actuellement soutenue par la plupart des grands acteurs de l’industrie, à l’image des GAFAM, est décentralisée vers des serveurs. Sachant que la consommation électrique des infrastructures Internet représente 7 % de la production mondiale et que l’on anticipe le triplement du trafic Internet tous les 3 ans, il est nécessaire d’envisager dès maintenant des solutions de calcul alternatives plus économes en énergie pour prévenir une lourde désillusion concernant l’essor de l’IA à grande échelle. À l’instar d’autres domaines, s’inspirer du vivant constitue une approche prometteuse pour répondre à ce défi d’ingénierie. Sachant que le cerveau humain consomme environ 20 W (l’équivalent de la consommation d’une ampoule électrique), plusieurs équipes de recherche dans le monde pensent qu’une solution résiderait dans la réalisation d’architectures neuromorphiques, sous la forme de réseaux de neurones artificiels matériels. Par ailleurs, les récents progrès des sciences des matériaux ont permis de proposer plusieurs solutions pour réaliser des synapses ou des neurones artificiels permettant de réduire encore davantage la consommation électrique de telles architectures neuromorphiques.

En s’appuyant sur les derniers résultats du projet Européen ULPEC, la présentation proposera un éclairage sur la conception neuromorphique, ses applications et ses retombées attendues. "

Résumé : " The energy consumption of manycore is dominated by data movements, which call for energy-efficient and high-bandwidth interconnects. Recently, we seen the approval of approximate computing appearing as a new computation model for applications. The main characteristic of these applications is to support the approximation of data, both for computations and for communications, hence tolerating errors in data. In this presentation we present how this new paradigm benefits to lowering energy consumption in on-chip interconnects, both in the electrical and optical worlds."

Résumé: "Edge computing requires highly energy efficient microprocessor units with embedded non-volatile memories to process data at IoT sensor nodes. Ferroelectric non-volatile memory devices are fast, low power and high endurance, and could greatly enhance energy-efficiency and allow flexibility for finer grain logic and memory. This talk will describe the basics of ferroelectric devices for both hysteretic (non-volatile memory) and negative capacitance (steep slope switch) devices, and then discuss how these can be used in low-power non-volatile logic cell architectures and both coarse- and fine-grain logic-in-memory. "

Résumé : "Distributed smart sensors are more and more used in applications such as biomedical or domestic monitoring. However, each sensor broadcasts data wirelessly to the others or to an aggregator, which leads to energy-hungry sensors not ensuring data privacy. To tackle both challenges, this work proposes to distribute a part of a clique-based neural network in each sensor. This scheme allows standardizing data at the sensor level, ensuring privacy if the data is intercepted. Besides, a lower number of bits is transmitted, thus limiting the communication overhead. The circuit implementation is possible with the use of single-cluster iterative clique-based circuits. "

Résumé : "Recently, software engineering researchers have turned to techniques based on machine learning and AI to improve software quality. In this presentation, we will present an approach called CLEVER (Combining Levels of Bug Prevention and Resolution techniques), which relies on machine learning to help software developers predict and intercept risky code fragments before reaching the central repository. When applied to 12 Ubisoft (our industrial partner) systems, the results show that CLEVER can detect risky code with 79% precision and 65% recall, which outperforms the state-of-the-art approaches. In addition, CLEVER is able to recommend qualitative fixes to developers on how to fix risky commits in 67% of the cases. After CLEVER is presented, we will discuss how it can be used in the context of embedded systems."

Résumé : "Reconfiguration and regulation mechanisms are available in HW architectures, such as DVFS or RAPL, wake-up of sub-components, or DPR FPGAs. Their exploitation can bring gains and advantages for the dynamic management of e.g., energy consumption or thermal aspects.

At the software level, there are also control mechanism for the self-adaptive management of computations (tasks, versions) and their allocation to resources (computing, memory, communication), w.r.t. functional or QoS objectives.

This talks deals with perspectives in a form of HW/SW co-design, specifically targeted at the dynamic management of reconfiguration and self-adaptation. In order to obtain best results at the system level, the different levels of control need to be coordinated.

The talk will review some of the control mechanisms and techniques in the state of the art, and present intuitions and examples of interesting problems of compositions of controllers that can bring potential advantages in performance, as well as in separation of concerns in the design of complex systems. "

Résumé : "La plupart des ordinateurs constituants les super-calculateurs, de même que de nombreux systèmes embarqués comme les téléphones intelligents, sont des systèmes hétérogènes utilisant des CPU et GPU pour effectuer des calculs mathémathiques. Les GPU permettent une plus grande performance en temps et en énergie, grâce à leurs circuits dédiés et hautement parallèles. Toutefois, la division du travail entre le CPU et le GPU rend beaucoup plus difficile l'analyse de performance et l'identifications des goulots d'étranglement. Lors de cette présentation, diverses extensions aux outils avancés de traçage et profilage seront détaillées, qui permettent de bien comprendre les interactions entre le programme, le CPU et le GPU. Les outils décrits sont en logiciel libre et s'interfacent à la chaîne de programmation du projet GPU Open."

Résumé : "L’évolution des technologies CMOS a déjà clairement montré ses limites, en termes de scaling ultime. Afin de poursuivre l’évolution des systèmes micro-électroniques, avec plus de fonctions, plus de mémoires, des traitements plus intégrés, et ce en lien avec les fonctions d’interfaces, l’intégration des systèmes peut se poursuivre de manière hétérogène, et ce grâce aux technologies d’intégration 3D. Ces technologies permettent de partitionner et d’assembler de manière fortement couplée les sous-briques du système, avec des objectifs de spécialisation des fonctions, de réduction des coûts, de réduction de la taille des systèmes, de réduction des coûts en communication dans ces systèmes, etc. La présentation donnera un overview des technologies 3D disponibles actuellement, des architectures et applications associées, de leur évolution, et des nouvelles possibilités d’intégration, avec de potentielles ruptures significative dans la conception des systèmes électroniques. Il sera abordé en particulier des travaux récents au CEA-LETI sur le partitionnement en chiplet, sur le calcul-proche-mémoire, sur les imageurs 3D, et sur les architectures dédiées pour l’IA."

Résumé: "Le calcul parallèle est essentiel pour atteindre le potentiel de performance offert par les architectures multi-cœurs. L’augmentation du nombre de processeurs au sein de ces architectures a d’abord conduit à l’utilisation de réseaux sur puce (NoC) afin de répondre aux besoins croissant de bande-passante. Cependant ces réseaux, généralement organisés en grille de NxN routeurs, sont confrontés à deux verrous qui en dégradent les performances lorsque les dimensions augmentent. Le premier est celui de la latence qui croît avec le nombre de routeurs, le second est l’inefficacité des communications de type diffusion (broadcast / multicast) requis notamment par les mécanismes de synchronisation (barrière, mutex), de cohérence de cache ou les applications nécessitant des communications 1 vers N.

Un réseau sur puce Hybride (WiNOC) disposant de liens radio offre une solution prometteuse pour réduire ces goulots d'étranglement en fournissant un support de broadcast naturel et de communication longue distance en un saut unique. Par contre cette approche est complexe à implanter notamment en raison de la modélisation réaliste du canal de communication et de la maîtrise de la consommation énergétique. La présentation a pour objectif d’expliquer les concepts, les solutions et les verrous liés à la mise en œuvre d’un WiNOC. Elle a également pour but de montrer les premiers résultats obtenus et les perspectives "

Résumé : "Nous présenterons une technique d'apprentissage par renforcement pour éviter les collisions radio pour l'Internet des Objets (Internet of Things - IoT) dans les bandes non licenciées. Il s'agit d'une méthode décentralisée où les algorithmes sont embarqués dans les objets et ne nécessitent aucune coordination entre objets, ni surcharge en termes de réseau (pas de trame supplémentaire à émettre, ni de données à ajouter aux trames). Les algorithmes de bandits ont été choisis pour leur extrême simplicité de mise en oeuvre, aussi bien en termes de puissance de calcul que d'empreinte mémoire, et pour leurs preuves mathématiques solides (deux caractéristiques qu'on ne fait pas habituellement rimer avec 'intelligence artificielle"). Nous n'insisterons pas sur les détails théoriques mais plutôt sur des résultats expérimentaux menés à 3 niveaux sur des liens radio réels. 1 - Tout d'abord des preuves de concepts réalisées en conditions de laboratoire (c'est-à-dire en n'utilisant pas un standard IoT réel) permettant de valider l'approche visant à rendre plus robuste des objets dans les futures conditions attendues quand il y aura beaucoup d'objets. 2 - Ensuite les résultats obtenus lors du premier déploiement expérimental d'objets réels intelligents (nommés "IoTligent") d'un réseau LoRaWAN déployé sur la ville de Rennes. 3 - Enfin, des mesures d'objets réels dans un réseau LoRaWAN perturbé artificiellement en chambre anéchoïde par un grand nombre d'objets environnants, comme attendu dans un avenir proche dans les bandes non licenciées. La solution proposée répond au problème d'engorgement des bandes non licenciées pour l'IoT. Nous montrerons ainsi que l'intelligence artificielle peut être efficace, performante et tellement simple à mettre en oeuvre qu'on peut envisager d'en utiliser dans des systèmes aussi contraints que les objets connectés. "

Résumé : "Avec l’explosion des besoins en intelligence artificielle pour le traitement de données, il apparait de plus en plus clairement que l’écosystème actuel, basé sur une récolte de données dans l’Edge et un traitement dans le Cloud, n’est pas prêt à passer à l’échelle. Les principales limitations pointées par les industriels et la communauté scientifique sont : la quantité de calcul à effectuer et de données à transférer ainsi que la sécurité et la confidentialité des données. Dans ce contexte, une solution proposée par la communauté scientifique consiste à effectuer localement dans l’Edge un maximum de calculs afin de réduire les couts énergétiques, rendre l’écosystème robuste et augmenter la sécurité de données. Cependant, les architectures actuelles ne permettent pas d’exécuter localement de façon efficace les applications basées sur l’intelligence artificielle.

A partir de ce constat, cette présentation propose d’explorer les possibilités ouvertes par l’intégration de nouvelles technologies et architectures mémoires dans des systèmes embarqués pour améliorer leur efficacité énergétique lors de l’exécution d’application dites « data intensive ». Ainsi, au cours de cette présentation, au travers d’une approche holistique mêlant considérations technologiques, circuit, architecturales et applicatives, nous discuterons : (i) l’intégration de solutions de calcul dans le cache, (ii) l’intégration de mémoires non volatiles dans la hiérarchie mémoire ainsi que (iii) la fiabilité des mémoires non volatiles. "

Résumé : "Les enjeux d’une meilleure efficacité énergétique sont un moteur essentiel de l’évolution des technologies semi-conducteur depuis la popularisation des systèmes répartis, nomades et embarqués. Les perspectives technologiques (IoT, 5G, cloud, plateformes de video streaming, intelligence artificielle, robotique, ingénierie automobile, ...) et les préoccupations environnementales et climatiques nous orientent désormais inéluctablement vers des systèmes performants qui devront être beaucoup plus ecoénergétiques, et donc fortement hétérogènes.

Les idées qui seront discutées dans cette présentation abordent ce problème par l’étude d'une utilisation des systèmes sur puce (SoC) qui se focalise sur les contraintes énergétiques et la recherche d'une exploitation la plus efficace possible des technologies embarquées existantes. En particulier, elles sont organisées autour de trois aspects qui reflètent une décomposition cohérente de la réflexion:

1. La modélisation et la conception système (déploiement)
2. La gestion des ressources et de l’énergie (exécutif)
3. Les éléments d’une amélioration significative de l’efficacité énergétique

Le premier axe traite des méthodologies de conception et de déploiement sur des architectures hétérogènes en mettant l’accent sur la définition d’une modélisation énergétique globale au niveau système (multi-processeur, hétérogénéité des cœurs, accélération matérielle, DVFS, ...). Le deuxième axe s’intéresse en détail au second élément essentiel qui conditionne l’efficacité énergétique: la gestion énergétique (politiques de gestion énergétique, ordonnancement faible consommation). Enfin, il découle de ces deux axes une synthèse des conditions d’efficacité aux niveaux clés de la conception (déploiement, exploration) et de l’exécutif (gestion énergétique, ordonnancement) par une étude de leur couplage plus élaboré pour un meilleur niveau de résultats, avec des études de cas montrant des réductions énergétiques très significatives sur des démonstrateurs concrets. "

Résumé : "Des solutions basées sur des approches d’intelligence artificielle (IA) et de réseaux neuroniques (RN) ont émergé comme une réponse essentielle aux besoins de la vision intelligente dans le domaine des systèmes embarqués. Des accélérateurs RN dédiés sont apparus dans les années récentes pour atteindre les hautes performances requises, tout en étant compatible avec les besoins de bas coût et de consommation énergétique limitée. Les besoins en puissance de calcul pour les accélérateurs RN continuent d’augmenter, sous l’impulsion d’applications telles que la conduite autonome.

Cette présentation introduit la plateforme de vision EV6x de Synopsys qui inclut un accélérateur dédié pour les réseaux neuroniques. Nous focaliserons sur les techniques pour obtenir des hautes performances pour les graphes RN en présence de contraintes importantes de bande passante pour la mémoire externe. Ces techniques incluent les optimisations suivantes :

- Compression de données au niveau applicatif et architectural

- Fusion agressive des couches de graphes

- Partage de données au niveau architectural

Nous présenterons l’impact de ces optimisations sur la plateforme EV6x et son accélérateur RN. "

Résumé : "La modélisation et la simulation des systèmes cyber-physiques sont difficiles en raison de leur hétérogénéité : ils impliquent des composants logiciels/matériels décrits dans le domaine des événements discrets (DE) et aussi des composants physiques décrits dans le domaine du temps continu (CT). Malgré des représentations temporelles différentes, les données entre les composants doivent être transmises à des moments précis. Dans ce contexte nous présenterons une nouvelle stratégie de synchronisation CT/DE permettant une simulation efficace et précise. Notre solution sera illustrée au moyen de trois études de cas qui comprennent des équations non-linéaires, un effet Zeno, ainsi qu’une haute sensibilité aux erreurs de précision. Les résultats montrent une accélération de la simulation d’au moins un facteur de deux par rapport à l’outil de référence dans le domaine"

Résumé : "Nous proposons un flot de conception logiciel/matériel facilitant l'adaptation des ingénieurs logiciels en embarqué. En particulier, nous montrons comment un flot établi s'interface à la librairie OpenMP. Avec la collaboration de Space Codesign Systems et IRT Saint Exupéry de Toulouse."

Résumé : "Les campagnes de phishing (parfois appelées "hameçonnage" en français) fleurissent sur l'internet. Malgrè presque 20 ans de recherche académique et industrielle et des dizaines de systèmes de défense proposés, le phénomène persiste. Le consortium APWG a identifié plus de 266,000 attaques distinctes lors du 3ème trimestre de 2019, en hausse sur les trois derniers trimestres. Dans cette présentation, nous tâcherons d'analyser le modus operandi du phisher : comment, en pratique, les attaques sont-elles créées, déployées, et maintenues ? Que peut-on en apprendre pour mieux s'en défendre ? Nous présenterons des techniques d'apprentissage machine pour détecter ces attaques à très grande échelle, et pour identifier automatiquement des noms de domaine à risque. Nous discuterons d'une technique novatrice qui consiste à bloquer l'exfiltration des données volées, afin de neutraliser complètement l'attaque et d'offrir une protection dès la première victime."

Résumé : "Controlled thermal ablation in order to maximize the therapy and minimize the side effects poses a challenge during the heating of the biological tissue. Traditionally, these processes are modelled by the bio heat equation introduced by Pennes, who used the Fourier’s theory of heat conduction. During my talk I will present our automated thermal dose control and prediction system for cancer tumors therapy by using Implantable Bio-chip solution. The proposed system is able to control thermal ablation doses deposition during a laser surgery/cancer treatment. A system would help physicians to predict thermal diffusion to organize the treatment as well as maximize therapeutic effects while minimizing side effects. A case study of the Laser Interstitial Thermal Therapy (LITT) will demonstrate his feasibility as Cancer therapeutic treatment. Furthermore, our Dosimetry Framework of the Bio-heat Transfer for Laser/Cancer Treatment will be introduced. This would provide a precise idea of the predicted reaction depending on selected doses, tissue geometry, and the laser source prior to the treatment; so new treatment strategies can be proposed and evaluated. "

Résumé : "Le trafic réseau augmente de façon exponentielle, grâce au streaming vidéo haute définition, au sans fil 5G et au cloud computing. Des modems optiques cohérents basés sur DSP sont nécessaires pour exploiter pleinement la capacité des canaux de fibre. La capacité de transport peut être améliorée en augmentant le débit binaire, l'efficacité spectrale et l'application de faisceaux multi-porteurs. Les dégradations physiques dues au bruit, à la non-linéarité, au filtrage optique, à la dispersion chromatique et à la dispersion sont des obstacles qu’il faut mitiger pour augmenter la capacité.

La détection cohérente fournit un accès linéaire à l'amplitude et à la phase du champ électrique optique et permet ainsi un filtrage numérique linéaire pour compenser directement ces dégradations linéaires. La conversion du domaine numérique au domaine analogique permet un émetteur-récepteur optique cohérent. Les DAC au niveau de l'émetteur permettent le DSP pour l'égalisation et la capacité d'une multitude de formats de modulation définissables par logiciel à partir d'un seul émetteur-récepteur. À la réception, le champ électrique complexe est converti en signal électrique a l’aide d’un récepteur cohérent. L'intégration photonique permet de combiner les hybrides optiques, les détecteurs et les TiAs dans un seul module. Des récepteurs cohérents de photonique au silicium sont en cours de développement qui permettent des conceptions encore plus compactes. Les convertisseurs analogiques-numériques (ADC) convertiront ensuite les signaux électriques analogiques dans le domaine numérique pour les traiter dans le récepteur DSP.

Les paramètres importants pour les conceptions DAC et ADC haute vitesse sont: la résolution en bits, la fréquence d'échantillonnage, le rapport signal / bruit plus distorsion (SNDR), la vitesse d'horloge, la gigue et la dissipation de puissance. Dans cette présentation, nous soulignerons l'importance et les exigences des convertisseurs de données haute vitesse, DSP, et FEC dansun modems optiques cohérents. Un aperçu du modem optique 100G / 200G / 400G / 800G sera également fourni. "

Résumé: "La technologie Ultra-Wide-Band ou UWB de localisation et transmission de données sans fil, par des trains de pulses très courts (< 2 ns) dans une bande de plus de 500 MHz entre 3 et 10 GHz, refait surface dans un grand nombre de scénarios d'applications à très faible consommation de puissance (cfr. annonces récentes de Apple, NXP, VW ... ou encore les consortiums industriels Fira ou UWB Alliance). La présentation visera à réaliser une synthèse des avantages uniques de l'UWB par rapport aux autres solutions radio-fréquence. Les possibilités et difficultés d'implémentation sur Si seront discutées sur base d'essais et de résultats de cinq générations de chips expérimentés à l'UCL et visant d'une part, les localisation et transmission à faible taux de données, et d'autre part, des implémentations à très hauts taux de données. L'extension et les limites d'efficacité pour atteindre les 5 Gbps et le 1 pJ/pulse seront abordées."

Résumé : "Due to major breakthroughs in software and engineering technologies, embedded systems are increasingly being utilized in areas ranging from aerospace and next-generation transportation systems, to smart grid and smart cities, to health care systems, and broadly speaking to what is known as Cyber-Physical Systems (CPS). A CPS is primarily composed of several electronic, communication and controller modules and some physical actuators and sensors. The mix of heterogeneous underlying technologies poses a number of technical challenges to the design and more severely to the analysis of such complex infrastructure. In fact, a CPS shall adhere to strict safety, reliability, performance and security requirements, where on needs to capture both physical and random aspects of the various CPS modules and then analyze their inter-relationship. Oftentimes however, system bugs remain uncaught during the analysis and in turn cause unwanted scenarios that may have serious consequences in safety critical applications. In this talk, we discuss we introduce some of the challenges surrounding the design and verification of contemporary CPS with the advent of smart technologies. In particular, we will introduce recent developments in the use of formal methods for the modeling, analysis and verification of CPS and display a few real world CPS case studies using physical components based on photonics integrated circuits. "

Résumé : "L’augmentation des performances de la technologie microélectronique, continue depuis plus de 50 ans, est rendue possible par une miniaturisation des composants élémentaires, les transistors. La prédiction de Gordon Moore, connue sous le nom de loi de Moore (la densité des transistors sur une puce double tous les 18 mois), s’est révélée incroyablement précise, en partie parce que la loi a été la clé de voûte de la planification à long terme dans l’industrie des semi-conducteurs pour la recherche et le développement. Cependant, les transistors MOS bulk ont atteint leurs limites : Sub-threshold Slope (SS), Drain Induced Barrier Lowering (DIBL), ralentissement de la diminution des tensions de seuil (Vth) et de l’alimentation (VDD), plus de dissipation de puissance, moins d’augmentation du gain, moins de précision, plus de problèmes liés à la variabilité et à la fiabilité.

En outre, si la loi de Moore continue de s’appliquer aux circuits numériques, il est difficile de réduire la taille des circuits analogiques et quasiment impossible de diminuer celle des composants passifs. Nous avons présenté à FETCH, en Janvier 2016, comment la technologie FDSOI nous a permis de réaliser des VCO à base d’inverseurs complémentaires en logique complémentaire. Cette topologie permet de réduire drastiquement la consommation et la taille des circuits, en supprimant les composants analogiques passifs, tout en conservant des performances en bruit de phase acceptables. Dans une approche similaire, nous proposons de retenir la structure de couplage croisé des grilles arrières des transistors UTBB-FDSOI pour diminuer la taille d’un miroir de courant par exemple. En effet, en raison du double effet de canal court et de DIBL, le transistor de sortie ne peut pas être à taille minimale. La phase d’optimisation, nécessaire pour déterminer la taille des transistors, nous a permis d’étudier son influence sur la qualité du générateur de courant. Des mesures, réalisées sur un circuit prototype, nous ont permis de valider ce concept. Ce circuit de test a embarqué également des inverseurs en logique complémentaire, ainsi qu’un VCRO. Les résultats de mesure seront également présentés lors de la conférence en Février 2020 à Montréal."

Résumé : "La grande majorité des circuits de stimulation pour le vivant produisent des formes d'ondes dites biphasiques limitées à deux pulses de signe opposés (le premier pour stimuler, le second pour rééquilibrer les charges). La présentation détaille une architecture dédiée au contrôle d'un stimulateur permettant la génération de formes d'ondes arbitraires. Cette architecture génère les formes permettant, selon les cas, d'analyser l'impédance des cellules stimulées, d'augmenter l'efficacité énergétique, d'améliorer la sélectivité et/ou d'en réduire les effets secondaires. "

Résumé : "La logique est étudiée depuis l'antiquité. Boole et Shannon l'ont formalisée pour arriver aujourd'hui à des circuits constitués de milliards de portes logiques. Les réseaux de neurones artificiels sont bien plus récents, et les réseaux de neurones "profonds" le sont encore davantage. Il existe aussi des circuits logiques "profonds", beaucoup plus efficaces qu'un circuit logique à deux niveaux par exemple. Dans cet exposé, nous discuterons des ressemblances et différences entre ces deux paradigmes, apparement différents, mais qui révèlent peut-être l'existence d'un paradigme plus universel, encore à découvrir."