Programação

Horário:

Quinta-feira, 07 de abril de 2022, 11h às 12h (GMT-03:00, horário de Brasília)

Resumo:

Recent advances on open source technologies are enabling the widespread availability of low cost high performance computing tools including superservers and supercomputers. In this lecture we will share some experiences from concept to application of such high performance computing platforms. We will present a cluster of 8 Labradors 64 Bits with 32 CPU Cores, 16GBytes RAM and 128GBytes high speed SSD storage.

Os recentes avanços nas tecnologias de código aberto estão permitindo a disponibilidade generalizada de ferramentas de baixo custo para computação de alto desempenho, incluindo superservidores e supercomputadores. Nesta palestra iremos compartilhar algumas experiências desde o conceito até a aplicação dessas plataformas de computação de alto desempenho. Apresentaremos um cluster de 8 Labradores 64 Bits com 32 núcleos de CPU, 16GBytes de RAM e 128GBytes de armazenamento SSD de alta velocidade.

Palestrantes:

Jon "Maddog" Hall (Caninos Loucos), Laisa Costa (USP), Willian Takeshi (USP), Marcelo Zuffo (USP)

Jon "Maddog" Hall é o Presidente do Conselho do Linux Professional Institute. Desde 1969, ele é programador, projetista de sistemas, administrador de sistemas, gerente de produtos, gerente de marketing técnico, autor e educador, atualmente trabalhando como consultor independente. Embora não seja um membro fundador do LPI, ele ajudou a formular alguns dos conceitos e doou dinheiro pessoal para permitir que os primeiros 200 testes fossem feitos para psicometria. Hall tem se concentrado em sistemas Unix desde 1980 e sistemas Linux desde 1994, quando ele conheceu Linus Torvalds e reconheceu corretamente a importância comercial do Linux e do Software Livre e de código aberto. Ele trabalhou para a Western Electric Corporation, Aetna Life and Casualty, Bell Laboratories, Digital Equipment Corporation (Digital), VA Linux Systems, e SGI. Ele foi o CTO e embaixador da agora extinta empresa de aparelhos de computador Koolu. Hall serve ou já serviu nas diretorias de várias empresas e várias organizações sem fins lucrativos, incluindo a Associação USENIX. Hall tem mestrado em Ciência da Computação pelo Instituto Politécnico Rensselaer (1977) e bacharelado em Comércio e Engenharia pela Universidade Drexel (1973).

Laisa Costa Paula de Biase é formada em Engenharia Elétrica com ênfase em Telecomunicações pela Escola Politécnica da Universidade de São Paulo (2004). Ela obteve seu mestrado em 2009 e seu doutorado em 2015 na mesma instituição. Ela trabalhou como pesquisadora visitante na Universidade da Califórnia em Berkeley em 2013, no Ubiquitous Swarm Lab. Atualmente é engenheira de pesquisa e desenvolvimento no LSI-TEC, onde atuou como líder de projeto. Ela é pesquisadora colaborativa no CITI-USP (Centro Interdisciplinar de Tecnologias Interativas da Universidade de São Paulo) e no Ubiquitous Swarm Lab da UC Berkeley. Tem experiência em sistemas embarcados, especialmente na área de Internet das Coisas, Acessibilidade e Televisão Digital. Participa do SBTVD e do Fórum da Internet das Coisas. É membro do IEEE e ACM, parte do capítulo brasileiro da sociedade de eletrônicos de consumo (CES). Tem ampla experiência em liderança de projetos e coordenação de equipes para o desenvolvimento de projetos de pesquisa e desenvolvimento.

Willian Takeshi Pereira é graduado em Engenharia Elétrica pela Universidade Federal de São Carlos (2016) com um sanduíche na Universidade Waseda. Atualmente ele é desenvolvedor de software na Camino. Ele tem experiência na construção de serviços web simples e escaláveis, e adora aprender e linguagens e tecnologias como Rust, Elixir, Python, JavaScript.

Marcelo Knörich Zuffo (55), Membro do IEEE desde 1989, é professor titular do Departamento de Engenharia de Sistemas Eletrônicos da Escola Politécnica da USP (EPUSP). Ele é formado em Engenharia Elétrica (1988), Mestre (1993) e Doutor (1997) em Engenharia Elétrica pela EPUSP. Atualmente é coordenador do Interactive Electronics Group no Laboratório de Sistemas Integrados onde ele lidera pesquisas e desenvolve projetos sobre Eletrônica de Consumo, incluindo realidade virtual, processamento de imagem digital, Saúde Digital, hardware multimídia, TV digital, computação embutida, Internet das Coisas, sistemas interativos e distribuídos. Ele coordena uma instalação nacional para certificação de Infra-estrutura de Chaves Públicas no Brasil. Ele também é membro de organizações científicas e profissionais nacionais e internacionais como a SBC (Sociedade Brasileira de Computação), ACM SIGGRAPH (Grupo de Interesse Especial em Computação Gráfica) e União de Engenheiros do Estado de São Paulo e do Brasil. Atualmente ele é o Diretor da IEEE Consumer Electronics Society para a Região 9 (América Latina. Foi responsável pela implantação do primeiro CAVE Digital (Cave Automatic Virtual Environment) da América Latina. Ele tem intensa atividade na definição do Sistema Brasileiro de TV Digital, que atualmente é adotado por quase todos os países da América Latina. Atualmente é Coordenador do Centro Interdisciplinar de Tecnologias Interativas da USP.

Horário:

Quinta-feira, 07 de abril de 2022, 13h30 às 14h30 (GMT-03:00, horário de Brasília)

Resumo:

Gain an overview of oneAPI SYCL C++ and the SYCL programming model. Learn how you can use oneAPI to solve the challenges of programming in a heterogeneous world. oneAPI SYCL C++ includes a unified and simplified language and libraries for expressing parallelism delivering uncompromised native high-level language performance across a range of hardware including CPUs, GPUs, and FPGAs.

In this talk we introduce you to oneAPI and

1. Explain how oneAPI can solve the challenges of programming in a heterogeneous world.
2. Understand the Data Parallel C++ (DPC++) language and oneAPI programming model.
3. How to use Buffers and Accessors for data and memory management between host and device.
4. Understand the basics of Graphs and Dependences in DPC++.
5. Provide a demo of the Intel DevCloud and point to resources where you can dive deeper.

Obtenha uma visão geral do oneAPI SYCL C++ e do modelo de programação SYCL. Saiba como você pode usar oneAPI para resolver os desafios de programar em um mundo heterogêneo. O oneAPI SYCL C++ inclui uma linguagem unificada e simplificada e bibliotecas para expressar paralelismo, proporcionando um desempenho de linguagem nativa de alto nível em uma gama de hardware, incluindo CPUs, GPUs e FPGAs.

Nesta palestra, apresentamos o oneAPI e

1. Explicamos como a oneAPI pode resolver os desafios da programação em um mundo heterogêneo.
2. Entendemos a linguagem Data Parallel C++ (DPC++) e o modelo de programação oneAPI.
3. Como usamos Buffers e Accessors para gerenciamento de dados e memória entre host e dispositivo.
4. Entendemos os conceitos básicos de grafos e dependências no DPC++.
5. Fornecemos uma demonstração do Intel DevCloud e apontamos recursos onde você pode se aprofundar.

Palestrante:

Ben Odom é um Evangelista Desenvolvedor Técnico, focado em destacar, treinar e mostrar os produtos e ferramentas Intel para desenvolvedores no mundo todo. Recentemente tem trabalhado em Inteligência Artificial, desenvolvendo cursos para o ecossistema de desenvolvedores da Intel e depois ministrando treinamentos para desenvolvedores da indústria e academia interessados em usar as estruturas e bibliotecas otimizadas da Intel. Atualmente, Ben está trabalhando para desenvolver cursos para OneAPI e DPC++. Ben está na indústria tecnológica há mais de 20 anos, e tem mestrado em Ciência da Computação e Engenharia pela Universidade de Ciências da Saúde do Oregon.

Horário:

Sexta-feira, 08 de abril de 2022, 11h às 12h (GMT-03:00, horário de Brasília)

Resumo:

A ciência e a indústria estão começando a explorar uma poderosa combinação exponencial de IA com computação acelerada em escala de data center. Os pesquisadores estão encontrando o poder computacional para os milhões de avanços exigidos hoje em dia pelos seus trabalhos. Eles enfrentam montanhas crescentes de dados com requisitos computacionais aumentando cada vez mais, essa desafio é impossível de se superar confiando apenas na lei de Moore, o motor de combustão crepitante dos sistemas de ontem. Então, eles estão combinando um trio de propulsores para a aceleração exponencial de que precisam.

Palestrante:

Pedro Mário Cruz e Silva é Bacharel em Matemática (1995) e Mestre em Matemática Aplicada e Otimização (1998) pela UFPE, Doutor em Computação Gráfica pela PUC-Rio (2004). Trabalhou por 15 anos no Instituto Tecgraf/PUC-Rio onde criou o Grupo de Geofísica Computacional, durante este período liderou diversos projetos de Desenvolvimento de Software, bem como projetos de Pesquisa na área de Geofísica. Finalizou o MBA em Gestão Empresarial na FGV-Rio. Atualmente é Arquitetura de Soluções Sênior da NVIDIA para América Latina.

Horário:

Sábado, 09 de abril de 2022, 11h às 12h (GMT-03:00, horário de Brasília)

Resumo:

Uma das áreas que mais evoluiu a computação nos últimos 30 anos foi a área de jogos digitais. Mesmo com todas evoluções em hardware, os desenvolvedores ainda precisam se preocupar, e muito, em serem eficientes ao programar qualquer funcionalidade em um jogo digital. Essa palestra tem como objetivo explicar porque esse tópico é tão importante em um dos nichos mais lucrativos da indústria de jogos: jogos free-2-play.

Palestrante:

Martin Fabichak é formado em Matemática Aplicada e Computacional pelo IME-USP desde 2009. Ingressou a área de jogos em 2007 e nos últimos 15 anos passou de estagiário de uma pequena empresa a CTO de um grupo de empresas dedicadas a serviços para empresas de jogos. Já trabalhou com jogos web, mobile e console e foi dono de duas empresas também na área.

Horário:

Sábado, 09 de abril de 2022, 13h30 às 14h30 (GMT-03:00, horário de Brasília)

Resumo:

Nos últimos anos a Inteligência Artificial vem se tornando uma presença comum em nossas vidas: desde os frustrantes e limitados chatbots até experiências encantadoras que elevam a interação homem-máquina a um nível totalmente novo, com isso cada vez mais o uso massivo das GPUs, discos e processador. Cases e aplicações.

Palestrante:

Guilherme Friol é especialista em computação com anos de experiência em ambientes computacionais de alta demanda, virtualização e HPC. Atua como consultor em arquitetura e otimização de sistemas de alto desempenho. Desenvolveu projetos relevantes junto a grandes instituições de pesquisa e notórios nomes da computação nacional em machine learning e redes neurais. Entre os projetos estão: Predição de Inibidores de Protease de Cisteína para Agentes Tripanocidas e Câncer (USP); Simulação de controle de veículo espacial e orientação de órbita (LAC-INPE); Pesquisa sobre plasmas astrofísicos e turbulências espaciais (ITA); Pesquisa em Astrofísica e física molecular (UNIVAP), entre outros.

Horário:

Quinta-feira, 07 de abril de 2022

Parte 1: 14h30 às 16h (GMT-03:00, horário de Brasília)

Parte 2: 16h30 às 18h (GMT-03:00, horário de Brasília)

Resumo:

A análise de desempenho de sistemas computacionais é uma área tipicamente deixada de lado em cursos de graduação. A temática de desempenho é abordada marginalmente em disciplinas isoladas, como Sistemas Operacionais, mas sem detalhar como se mede ou analisa desempenho. Mesmo assim, o crescimento do poder computacional visto em hardware e da complexidade das aplicações modernas, como deep learning, implica na necessidade de que profissionais de computação saibam como avaliar o desempenho de um sistema. Desse modo, este curso busca dar aos alunos a compreensão de como o desempenho pode ser avaliado e melhorado. Serão abordados os conceitos básicos sobre avaliação de desempenho, incluindo as métricas normalmente utilizadas, seguindo-se com a apresentação das principais técnicas e ferramentas para medir, e possivelmente melhorar, o desempenho de um sistema.

Professor:

Aleardo Manacero Jr. possui Livre-Docência em Sistemas de Computação (2004) pela Universidade Estadual Paulista - UNESP. Antes disso graduou-se em Engenharia Elétrica (1987), e obteve os títulos de Mestre em Engenharia Elétrica/Automação (1991) e de Doutor em Engenharia Elétrica/Automação (1997), todos pela Faculdade de Engenharia Elétrica e Computação da Universidade Estadual de Campinas. Atuou como professor visitante junto ao Dept. of Computer and Information Sciences da Universidade do Oregon, EUA, entre agosto de 2010 e dezembro de 2011. Atualmente é professor associado III da Universidade Estadual Paulista Júlio de Mesquita Filho, tendo coordenado o curso de graduação em Ciência da Computação em vários mandatos, e também o Programa de Pós-Graduação em Ciência da Computação da UNESP por dois mandatos. Tem grande experiência na área de Ciência da Computação, com ênfase em Sistemas de Computação, atuando principalmente nos seguintes temas: análise de desempenho, programação paralela, simulação, sistemas de tempo-real e metodologias de ensino de computação. Atua também como revisor de periódicos como IEEE Transactions on Education (0018-9359), Controle & Automação, Revista do CCEI, além de vários eventos na área de computação. Foi também membro da diretoria da Sociedade Brasileira de Computação entre 2001 e 2003.

Horário:

Sexta-feira, 08 de abril de 2022

Parte 1: 14h às 16h (GMT-03:00, horário de Brasília)

Parte 2: 16h30 às 18h (GMT-03:00, horário de Brasília)

Resumo:

Julia é uma linguagem moderna, projetada com recursos úteis para programação científica. Uma afirmação comum é que Julia é tão rápida quanto C ou Fortran - isso é possível devido à dependência de Julia no LLVM. Esse ganho de desempenho é uma fonte de entusiasmo, devido às semelhanças da linguagem com a sintaxe Python ou Matlab. No entanto, ao mesmo tempo, essas semelhanças são uma fonte de frustração, já que Julia tem características próprias que impactam no desempenho, e é preciso alguma experiência para lidar com essas nuances. Este workshop aborda as armadilhas de desempenho mais comuns e, para uma experiência envolvente, o minicurso será uma série de exemplos de programação paralela

Professor:

Noel A. Moreira é Bacharel, Mestre e atualmente Doutorando em Física Computacional pela USP São Carlos, faz uso diário de Julia em sua pesquisa desde 2017, mantendo o pacote CoupledDipoles.jl para colecionar alguns resultados gerados em Julia em publicações revisadas por pares.

Horário:

Sexta-feira, 08 de abril de 2022

Parte 1: 14h às 16h (GMT-03:00, horário de Brasília)

Parte 2: 16h30 às 18h (GMT-03:00, horário de Brasília)

Resumo:

Nos últimos dez anos houve, na indústria da computação de Alto Desempenho, o emprego de hardware munido de muitos milhares de núcleos de processamento, com dezena de gigabytes de memória, mas adicional ao conjunto CPU-memória dos computadores atuais. Utilizar este hardware denominado Acelerador, especializado em Processamento de Alto Desempenho, comumente exige codificação em linguagem específica. Compiladores de C, C++ e FORTRAN, a aproximadamente 10 anos, apresentaram forma simplificada, robusta e pouco intrusiva ao código para levar trechos computacionalmente demandantes de um programa para serem executados nestes Aceleradores. Apresentamos uma proposta de Minicurso para a ERAD-SP 2022 a fim de introduzir o tema, definindo conceitos-chave da aceleração de programas e formas comuns de uso, permitindo ao aluno, após o curso, usufruir da aceleração de programas mantendo a originalidade de seu programa sem perder a portabilidade.

Professor:

Pedro P. Lopes possui graduação em Ciências Atmosféricas pela Universidade de São Paulo (2004), mestrado em Ciências da Computação pela Universidade de São Paulo (2010) e MBA em Gestão de Negócios pela FIA (2015). Tem vasta experiência na área de Ciência da Computação, com ênfase em Arquitetura de Sistemas de Computação, computação de Alto Desempenho, especificação e desenho de equipamentos especializados a computação de alto desempenho e áreas correlatas. Ministra cursos de curta duração na área de aceleradores, GPU e novos padrões de linguagens de programação. É sócio fundador da empresa Exaflop Sistemas Ltda., que atua a 12 anos na área de computação de Alto Desempenho aplicada a indústria de Óleo e Gás, Mercado Financeiro, simulação numérica da atmosfera e áreas que demandam processamento de Alto Desempenho.

Horário:

Sábado, 09 de abril de 2022

Parte 1: 09h30 às 10h30 (GMT-03:00, horário de Brasília)

Parte 2: 14h30 às 16h30 (GMT-03:00, horário de Brasília)

Resumo:

Esse trabalho apresenta um tutorial para o ensino de computação quântica que propõe uma abordagem introdutória à programação de computadores quânticos para estudantes que não possuem conhecimentos avançados em física. Os requisitos necessários são apenas conhecimentos básicos de matemática, que incluem representação vetorial e números complexos, e conhecimentos básicos de programação com a linguagem Python. Uma breve revisão sobre linguagens de programação utilizadas na computação quântica também é apresentada nesse trabalho. Essa revisão inclui as linguagens utilizadas nos computadores quânticos da IBM, Rigetti e Google que são as linguagens de programação selecionadas para o ensino de computação quântica no tutorial desenvolvido nesse trabalho.

Professores:

Alvaro Luiz Fazenda possui doutorado em Computação Aplicada pelo INPE, e atualmente é professor associado na Universidade Federal de São Paulo (Unifesp) desde 2009, onde atua como vice-diretor acadêmico do campus São José dos Campos, e também como professor e pesquisador na área de Processamento de Alto Desempenho, Computação Científica e Ciência Cidadã.

David Arruda Toneli é bacharel e licenciado em Física pela Universidade Federal do Espírito Santo, bacharel em Ciência da Computação pela Universidade de São Paulo. No Instituto Tecnológico de Aeronáutica, concluiu os cursos de mestrado em Física Nuclear e doutorado em Física de Plasmas.

Horário:

Sábado, 09 de abril de 2022

Parte 1: 09h30 às 10h30 (GMT-03:00, horário de Brasília)

Parte 2: 14h30 às 16h30 (GMT-03:00, horário de Brasília)

Resumo:

O projeto RISC-V tornou-se um caminho viável para o hardware aberto com a proposta de tornar-se uma arquitetura universal para o conjunto de instruções de um processador. Este minicurso fornece uma breve introdução ao RISC-V, incluindo conceitos e decisões de projeto de ISA dentro da especificação base RV32I. A Parte II explora arquiteturas de domínio específico (DSAs) para sistemas embarcados e aceleradores de redes neurais. Por último, a Parte III discute resultados recentes de processadores RISC-V HPC. O minicurso encerra abordando o tema diversidade e inclusão em hardware aberto explorando as atividades da organização sem fins lucrativos Open Hardware Diversity Alliance.

Professor:

Marcelo Pias, formado em Eng. de Computação pela FURG, doutorado em Ciência da Computação pela University College London (UCL), orientador Prof. Jon Crowcroft. Marcelo estendeu sua tese de doutorado em distributed hash tables (DHTs) ao completar seu primeiro pós-doc na Intel Research Labs. No segundo pós-doc no grupo de Andy Hopper/George Coulouris (Universidade de Cambridge), explorou sistemas distribuídos de sensores orientados a aplicações nas áreas de esporte, saúde e energia. Ao retornar ao Brasil à sua cidade natal, Marcelo integrou-se em 2018 o Centro de Ciências Computacionais da FURG. No momento, coordena as atividades de P&D em sistemas embarcados e sensores para o projeto Europeu H2020 ASTRAL. Marcelo periodicamente organiza workshops práticos da NVIDIA na FURG e eventos externos (ex.: SIBGRAPI 2019 e IEEE ICAR 2019) nos tópicos de fundamentos de aprendizado profundo e aplicações aceleradas por CUDA, sendo embaixador acadêmico do NVIDIA Deep Learning Institute (DLI), San Jose (CA). Marcelo é membro permanente dos grupos de trabalho da Fundação RISC-V Vector WG e SIG-HPC, focando na especificação vetorial e computação de alto desempenho, respectivamente. Em 2018, junto com dois estudantes, traduziu o livro RISC-V The Reader para o português, em uma parceria com Andrew Waterman (SiFive) e David Patterson. O livro é distribuído gratuitamente em: http://riscvbook.com/portuguese/.

Horário:

Quinta-feira, 07 de abril de 2022, 08h50 às 09h10 (GMT-03:00, horário de Brasília)

Resumo:

Recentemente há um aumento no interesse acerca da computação em nuvem, alavancado também pelos novos paradigmas criados pela computação sem servidor. A tecnologia oferece maior facilidade e agilidade ao desenvolvedor de qualquer aplicação, bem como proporcionar redução de custos. Assim, o objetivo principal do estudo é investigar o estado da arte sobre o tema, elencar aplicações e desafios sobre serverless computing, que levanta diversas discussões e avanços na academia e no mercado consumidor.

Autores:

Valter Canhizares Filho (UNESP), Renata Spolon Lobato (UNESP)

Horário:

Quinta-feira, 07 de abril de 2022, 09h10 às 09h30 (GMT-03:00, horário de Brasília)

Resumo:

Em um contexto tecnológico, em que dados são gerados de maneira exponencial, as análises financeiras tem se tornado gradativamente mais importantes para evitar grandes perdas devido às fraudes. Neste trabalho, busca-se a segmentação das transações em grupos, por meio de técnicas de agrupamento, com base na existência de padrões distintos entre transações financeiras legítimas e ilegais. Para isto, algoritmos foram testados e comparados em relação ao desempenho, validação do agrupamento, interpretação e compreensão, sendo os três últimos critérios utilizados para a formulação de hipóteses. Como resultado espera-se uma redução do espaço de busca para que possíveis fraudes possam ser investigadas.

Autores:

Gabriel Covello Furlanetto (UNESP), Veronica Carvalho (UNESP), Alexandro Baldassin (UNESP), Aleardo Manacero Jr. (UNESP)

Horário:

Quinta-feira, 07 de abril de 2022, 09h30 às 09h50 (GMT-03:00, horário de Brasília)

Resumo:

A análise de fácies sísmicas é um importante estudo geológico para obtenção de informações estruturais relevantes de dados sísmicos. Esses dados são geralmente obtidos através de mapeamento de uma região utilizando vários métodos de captura e podem ser relativamente grandes se a área analisada for da ordem de quilômetros. Além disso, com o uso cada vez maior de técnicas de aprendizagem de máquina ou aprendizado profundo nesse tipo de análise, o manuseio de dados grandes pode exigir uma quantidade maior de recursos computacionais. No contexto de análise de fácies sísmicas, são poucas as ferramentas e bibliotecas que se dedicam a abordar amplamente essa área de HPC. Com isso, a necessidade de ferramentas que deem suporte as mais variadas infraestruturas de processamento são cada vez mais necessárias. Sendo assim, o objetivo deste trabalho é apresentar um arcabouço padronizado que possa ser facilmente utilizado para análise de fácies sísmicas, oferecendo o máximo possível de técnicas de aceleração em conjunto. Por fim, apresentaremos alguns resultados obtidos através do uso desse ferramental desenvolvido e como ele pode beneficiar geólogos ou geofísicos.

Autores:

Julio Cesar Faracco (USP), Otavio Napoli (UNICAMP), Edson Borin (UNICAMP)

Horário:

Quinta-feira, 07 de abril de 2022, 09h50 às 10h10 (GMT-03:00, horário de Brasília)

Resumo:

No contexto das cidades inteligentes, resolver problemas como poluição, congestionamento e transporte público, enfrentados regularmente por grandes cidades como São Paulo, não é trivial. Para lidar com esses problemas, os pesquisadores geralmente contam com simulações. Um exemplo de simulador de cidade inteligente é o InterSCSimulator, que simula o tráfego urbano. No entanto, este simulador apresenta limitações quanto ao seu desempenho em cenários de grande escala. O SimEDaPE, uma técnica utilizada para melhorar o desempenho da simulação baseada na recorrência de padrões de simulações anteriores, foi proposta neste contexto. O SimEDaPE ainda está em desenvolvimento ativo e, como tal, apresenta alguns gargalos de desempenho em algumas etapas, como a etapa de mapeamento temporal. Neste trabalho, propomos uma melhoria para esta etapa do SimEDaPE utilizando bibliotecas otimizadas (escritas em C ao invés de Python), e paralelismo. Como resultado, obtivemos um desempenho relativo considerável de 156x, rodando em 8 núcleos em comparação com a implementação sequencial de referência.

Autores:

Francisco Wallison Rocha (USP), Emilio Francesquini (UFABC), Daniel Cordeiro (USP)

Horário:

Quinta-feira, 07 de abril de 2022, 10h10 às 10h30 (GMT-03:00, horário de Brasília)

Resumo:

Com o declínio dos custos de produção de chips de computador, estes têm sido cada vez mais integrados a aparelhos e dispositivos do dia-a-dia, dando origem à Internet das Coisas. Em um contexto industrial, esses dispositivos melhoram o controle e a produtividade em uma linha de produção. Este artigo avalia a escalabilidade das conexões desses dispositivos a um gateway de borda, bem como a escalabilidade das conexões de gateways de borda a uma plataforma de servidor em um ambiente industrial simulado.

Autores:

Igor Sparapan de Brito (UNICAMP), Antonio Gabriel da Silva Fernandes (UNICAMP), Guilherme Gelmi de Freitas Salvo (UNICAMP), Rafael Santa Rosa Alves (UNICAMP), Thomas Esper Maia (UNICAMP), Fernanda Esteves Coelho Chaves (UNICAMP), Marcelo Salles Previti (UNICAMP), Flávia Pisani (UNICAMP), Juliana Freitag Borin (UNICAMP)

Horário:

Sexta-feira, 08 de abril de 2022, 08h30 às 08h50 (GMT-03:00, horário de Brasília)

Resumo:

Com o crescimento dos bancos de dados NoSQL no mercado e a grande quantidade de dados no mundo digital de hoje, essa quantidade de dados muitas vezes excede o poder de processamento de uma máquina sendo necessário utilizar sistemas de banco de dados distribuídos. Nesse cenário, muitos profissionais de tecnologia ao iniciar um novo projeto não sabem qual a melhor opção de banco escolher. Este estudo tem por objetivo comparar o desempenho de três bancos de dados NoSQL (Redis, MongoDB e Cassandra), distribuindo seus dados em três máquinas e em cenários específicos de processamento de dados (atualização, leitura e escrita), visando auxiliar a comunidade a ter um melhor entendimento sobre essas tecnologias.

Autores:

Kaique J. Costa (Mackenzie), Kalvin V. V. Santos (Mackenzie), Roger T. Rojas (Mackenzie), Wendel S. Duarte Junior (Mackenzie), Calebe Bianchini (Mackenzie)

Horário:

Sexta-feira, 08 de abril de 2022, 08h50 às 09h10 (GMT-03:00, horário de Brasília)

Resumo:

O uso de navegadores modernos se mostra cada vez mais essencial na atualidade. Recursos como Web Workers vêm se tornando mais adotados nos mais usados navegadores da Internet, possibilitando melhoria de desempenho em aplicações web, e por consequência, execução de tarefas de maior demanda computacional dentro desses mesmos navegadores. Este artigo explora uma técnica de paralelismo de tarefas usando Web Workers, apresentando como estudo de caso um algoritmo de geração de palavras cruzadas, executando-os em um navegador. Os resultados mostram, até mesmo, speedups superlineares para a versão paralela do algoritmo estudado.

Autores:

Daniel T. Rodrigues (Mackenzie), Calebe Bianchini (Mackenzie)

Horário:

Sexta-feira, 08 de abril de 2022, 09h10 às 09h30 (GMT-03:00, horário de Brasília)

Resumo:

A alta demanda por serviços de computação em nuvem é preocupante devido aos elevados gastos energéticos e o resultante impacto ambiental. Uma possível estratégia para reduzir esses impactos é empregar algoritmos de escalonamento cientes de energia renovável. No entanto, o custo de testar e avaliar tais algoritmos em infraestruturas reais pode ser muito alto, o que motiva o uso de simuladores. Neste trabalho é apresentada a complexidade na delimitação de um modelo de escalonamento ciente de energia renovável e algumas das opções modernas para simulação de infraestrutura computacional.

Autores:

Artur Egidio Launikas e Cupelli (USP), Miguel Felipe Silva Vasconcelos (USP), Karla Roberta Pereira Sampaio Lima (USP), Daniel Cordeiro (USP)

Horário:

Sexta-feira, 08 de abril de 2022, 09h30 às 09h50 (GMT-03:00, horário de Brasília)

Resumo:

Memória persistente é uma das mais novas tecnologias em armazenamento. Contrário aos dispositivos para armazenamento secundário (HD e SSD), sua maior velocidade de acesso, menor latência e granularidade baixa, possibilitam a conexão direta com o barramento do processador. Porém, para a utilização dessa nova tecnologia, também são necessários novos meios de programação para garantir a consistência dos dados. Neste contexto, este trabalho mostra a utilização da biblioteca Persistent Memory Development Kit (PMDK) da Intel para o desenvolvimento de uma lista ligada simples. São discutidos os desafios com a programação para memória persistente e apresentados resultados iniciais que comparam o desempenho de memória volátil (DRAM) com a Intel Optane DC.

Autores:

Lucas Spagnol (UNESP), Alexandro Baldassin (UNESP)

Horário:

Sexta-feira, 08 de abril de 2022, 09h50 às 10h10 (GMT-03:00, horário de Brasília)

Resumo:

Em virtude dos processos de otimização em software advindos de tecnologias mais recentes, este estudo busca analisar a vantagem trazida por implementações de vetorização baseadas em hardware, neste caso, AVX2 e AVX-512, em um cenário de multiplicação matricial. Os resultados apresentam que a vetorização proporciona ganhos bastante expressivos, destacando-se o AVX-512.

Autores:

André Libório (UNESP), Alexandro Baldassin (UNESP), João Papa (UNESP)

Horário:

Sexta-feira, 08 de abril de 2022, 10h10 às 10h30 (GMT-03:00, horário de Brasília)

Resumo:

Esse artigo tem como objetivo providenciar resultados comparativos entre o desempenho de OpenCL e oneAPI em FPGAs, GPUs e CPUs no quesito de execução de stencils para a simulação da propagação acústica de ondas sísmicas. Nossos resultados mostram que a implementação básica de stencils desempenha melhor em GPUs e CPUs do que em FPGAs se não houver um conhecimento sólido em como implementar otimizações específicas. Outro resultado é de que o código em oneAPI é mais fácil e mais rápido de implementar do que o em OpenCL, pois ele automaticamente implementa algumas otimizações específicas para FPGAs em tempo de compilação.

Autores:

Edson Gomi (USP), Hermes Senger (UFSCAR), Otavio Freitas (USP), Lucas Cilento (ESPM), Renato Guimarães (USP), Jaime Freire de Souza (UFSCAR)

Horário:

Quinta-feira, 07 de abril de 2022, 08h30 às 08h50 (GMT-03:00, horário de Brasília)

Horário:

• Realização do Warmup: Quinta-feira, 07 de abril de 2022, 12h00 às 13h00 (GMT-03:00, horário de Brasília)

• Início da Competição: Quinta-feira, 07 de abril de 2022, às 14h00 (GMT-03:00, horário de Brasília)

• Fim da Competição: Sexta-feira, 08 de abril de 2022, às 22h00 (GMT-03:00, horário de Brasília)

• Divulgação dos Resultados: sessão de encerramento da ERAD-SP

Descrição:

O principal propósito desse desafio é fomentar o conhecimento em programação paralela e distribuída. O principal objetivo da competição é que os participantes alcancem o maior desempenho possível dos problemas apresentados, sem sacrificar a qualidade das respostas. Mais informações em Desafio de Programação.

Horário:

Sexta-feira, 08 de abril de 2022, 12h às 14h (GMT-03:00, horário de Brasília)

Descrição:

A reunião da Comissão Regional de Alto Desempenho de São Paulo (CRAD-SP) é uma reunião na qual são discutidas questões relacionadas aos eventos de divulgação e promoção da área no estado de São Paulo. Participam da reunião os membros designados da comissão e também qualquer pessoa interessada em computação de alto desempenho.

Horário:

Sábado, 09 de abril de 2022, 17h às 17h30 (GMT-03:00, horário de Brasília)

Premiações:

• Melhor Artigo — Sessão de Graduação

• Melhor Artigo — Sessão de Pós-Graduação

• Resultado do Desafio de Programação Paralela