*: link to online available resources
cb: identifier on the university library (link)
Wednesday: 13:00 (2h) at room 14 of axis 2
Friday: 10:40 (2h) at LPD lab
Utilizando um programa de simulação de circuitos, simule: a) contador em anel de 10 bits, b) contador Johnson de 5 bits, c) registrador de deslocamento bidirecional de 4 bits, d) registrador de 4 bits com entrada paralela/serial, e) contador Gray de 3 bits, f) contador crescente/decrescente de 3 bits, g) contador de década síncrono de 4 bits, h) contador binário síncrono de 3 bits, i) contador binário assíncrono de 4 bits, j) gerador de clock de duas fases, k) temporizador 555 em modo astável, l) circuito lógico para um multiplexador de 4 entradas, m) circuito lógico para conversão de binário a Gray e Gray a binário de 4 bits, e n) circuito lógico de somador completo.
Usando VHDL, implemente o ALU da Figura 4.10 de [5] de duas formas (a) Codificando os blocos e as conexões da Figura 4.10a, e (b) Codificando as funções de forma comportamental (veja Figura 4.13). Simule e obtenha os diagramas de tempo mostrados na Figura 4.14, para cada caso. Após implementar e simular, escolha um dos códigos elaborados (a ou b) e envie para a placa de desenvolvimento com o FPGA Cyclone II disponível no laboratório.
Utilizando o ISE design suíte implemente o código VHDL e simule: a) um circuito lógico para um multiplexador de 4 entradas de 8 bits; b) um circuito lógico para conversão de binário a Gray e Gray a binário de 4 bits; c) contador crescente/decrescente de 3 bits; d) um contador de módulo 10; e) um contador Anel de 10 bits; f) um contador Johnson de 5 bits; g) um contador Gray de 3 bits; h) um registrador de entrada serial e saída paralela de 4 bits; e, i) um gerador de clock de duas fases.
Peligrini C, Claude Elwood Shannon e A Symbolic of Relay and Switching Circuits: tornando um computador uma máquina semiótica, Revista de comunicação e cultura, v7, n1, 2006 (pdf)
Manual (link) e Instruções para Download (link)