業績

Takumi Inaba, Takatsugu Ono, Koji Inoue, Satoshi Kawakami, "Design and implementation of opto-electrical hybrid floating-point multipliers," Vol.E108-D, No.1, pp.-, Jan. 2025. (to appear)

Ikki Nagaoka, Ryota Kashima, Koki Ishida, Masamitsu Tanaka, Taro Yamashita, Takatsugu Ono, Koji Inoue, and Akira Fujimaki, “A High-Throughput Multiply-Accumulate Unit with Long Feedback Loop Using Low-Voltage Rapid Single-Flux Quantum Circuits,” IEEE Transactions on Applied Superconductivity, Vol. 33, Issue 3, 8 pages, Apr. 2023.

Koki Ishida, Il-Kwon Byun, Ikki Nagaoka, Kosuke Fukumitsu, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Jangwoo Kim, Koji Inoue, "Superconductor Computing for Neural Networks," IEEE Micro, vol.41, no.03, pp.19-26, May-June, 2021.

Ikki Nagaoka, Koki Ishida, Masamitsu Tanaka, Kyosuke Sano, Taro Yamashita, Takatsugu Ono, Koji Inoue,  Akira Fujimaki, "Demonstration of a 52-GHz Bit-Parallel Multiplier Using Low-Voltage Rapid Single-Flux-Quantum Logic," IEEE Transactions on Applied Superconductivity, Vol.31, No.5, pp.1-5, Aug. 2021.

坂田昂亮, 湯野剛史, 小野貴継,  川邊 武俊, “車両軌道計画問題を対象としたマルチコアプロセッサによるC/GMRES演算高速処理実装法,” 自動車技術会論文集, Vol.51, No.3, May pp.497-502, 2020.

川上哲志, 小野貴継, 納富雅也, 井上弘士, ”ナノフォトニック・ニューラルネットワークアクセラレータ向け統合評価環境,” 電子情報通信学会論文誌, Vol.J102-A, No.6, pp182.-193, Jun. 2019.

Teruo Tanimoto, Takatsugu Ono, Koji Inoue, ”Critical Path based Microarchitectural Bottleneck Analysis for Out-of-Order Execution,” IEICE, Vol.E102-A, No.6, pp.758-766, Jun. 2019.

Mihiro Sonoyama, Takatsugu Ono, Haruichi Kanaya, Osamu Muta, Smruti Sarangi, Koji Inoue, “Radio Propagation Characteristics-Based Spoofing Attack Prevention on Wireless Connected Devices,” Journal of Information Processing, Vol.27, pp.322-334, Feb. 2019.

Yusuke Inoue, Takatsugu Ono, Koji Inoue, “Real-time Frame-Rate Control for Energy-Efficient On-Line Object Tracking,” IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E101-A, No.12, pp.2297-2307, Dec. 2018.

Satoshi Imamura, Yuichiro Yasui, Koji Inoue, Takatsugu Ono, Hiroshi Sasaki, Katsuki Fujisawa, "Evaluating Energy-Efficiency of DRAM Channel Interleaving Schemes for Multithreaded Programs,” IEICE Transactions on Information and Systems, Vol.E101-D, No.9, pp.2247-2257, Sep. 2018.

田中雅光, 佐藤諒, 石田浩貴, 畑中湧貴, 松井祐一, 小野貴継, 井上弘士, 藤巻 朗, "超伝導単一磁束量子回路による50~GHzビット並列演算マイクロプロセッサに向けた要素回路設計,” 電子情報通信学会論文誌 C , Vol.J101-C, No.10, pp.389-399, Sep. 2018.（招待論文）

Satoshi Kawakami, Takatsugu Ono, Toshiyuki Ohtsuka, Koji Inoue, "Parallel Precomputation with Input Value Prediction for Model Predictive Control Systems,” IEICE Transactions on Information and Systems, Vol.E101-D, No.12, pp.2864-2877, Dec. 2018.

Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, "Towards Ultra High-Speed Cryogenic Single-Flux-Quantum Computing,” IEICE Transactions on Electronics, Vol.E101-C, No.5,pp.359-369, May. 2018. (invited paper)

Teruo Tanimoto, Takatsugu Ono, Koji Inoue, "Dependence Graph Model for Accurate Critical Path Analysis on Out-of-Order Processors," Journal of Information Processing, Vol.25, pp.983-992, Dec. 2017.

Teruo Tanimoto, Takatsugu Ono, Koji Inoue, Hiroshi Sasaki, "Enhanced Dependence Graph Model for Critical Path Analysis on Modern Out-of-Order Processors,” IEEE Computer Architecture Letters, Vol.16, No. 2, pp.111-114, July-Dec. 2017.

石田浩貴, 田中雅光, 小野貴継, 井上弘士, "単一磁束量子回路向けマイクロプロセッサのアーキテクチャ探索,” 情報処理学会論文誌, Vol.58, No.3, pp.629-643, Mar. 2017.

Takatsugu Ono, Yotaro Konishi, Teruo Tanimoto, Noboru Iwamatsu, Takashi Miyoshi, Jun Tanaka,  “A Flexible Direct Attached Storage for a Data Intensive Application,” IEICE Transactions on Information and Systems, Vol. E98-D No.12, pp.2168-2177, Dec. 2015.

小西洋太郎, 小野貴継, 三吉貴史, "ディスクエリアネットワークを用いたオブジェクトストレージの高速なデータ復旧手法," 情報処理学会論文誌コンピューティングシステム(ACS), Vol.6, No.4, pp.38-48, 2013.

小野貴継, 井上弘士, 村上和彰, "シミュレーション結果の再利用によるキャッシュ・ミス率予測技術," 情報処理学会論文誌 vol.52, No.12, 3172-3183, 12月 2011.

Takatsugu Ono, Koji Inoue, Kazuaki Murakami and Kenji Yoshida “Reducing On-Chip DRAM Energy via Data Transfer Size Optimization,” IEICE Transactions on Electronics, Vol. E92-C, No.4, pp.433-443, Apr. 2009.

小野貴継, 井上弘士, 村上和彰, "メモリアクセスの特徴を活用した高速かつ正確なメモリアーキテクチャ・シミュレーション法," 情報処理学会論文誌 コンピューティングシステム, Vol.48, No.13, pp.303-213, Aug. 2007.

Yuki Matsumoto, Teruo Tanimoto, Masamitsu Tanaka, and Takatsugu Ono, "Low-Power Half-Flux-Quantum based Counter Circuits for Cryogenic Quantum Computers," IEEE International Conference on Quantum Computing and Engineering, pp.1007-1013, Sept. 2024.

Takumi Inaba, Takatsugu Ono, Koji Inoue, and Satoshi Kawakami, “A Hybrid Opto-Electrical Floating-point Multiplier,” The 15th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC), pp.313-320, Dec. 2022.

Satoshi Matsushita, Teruo Tanimoto, Satoshi Kawakami, Takatsugu Ono, and Koji Inoue, “An Edge Autonomous Lamp Control with Camera Feedback,” IEEE 8th World Forum on Internet of Things, Oct. 2022.

Iori Ishikawa, Ikki Nagaoka, Ryota Kashima, Koki Ishida, Kosuke Fukumitsu, Keitaro Oka, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Akira Fujimaki, and Koji Inoue, “Design of Variable Bit-Width Arithmetic Unit Using Single Flux Quantum Device,” International Symposium on Circuits & Systems (ISCAS), pp.1-5, May 2022.

Koki Ishida, Il-Kwon Byun, Ikki Nagaoka, Kosuke Fukumitsu, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Jangwoo Kim, Koji Inoue, “Architecting an Extremely Fast Neural Processing Unit Using Superconducting Logic Devices,” The 53rd IEEE/ACM International Symposium on Microarchitecture, pp. 58-72, Oct. 2020.

Koki Ishida, Masamitsu Tanaka, Ikki Nagaoka, Takatsugu Ono, Satoshi Kawakami, Teruo Tanimoto, Akira Fujimaki, Koji Inoue, “32 GHz 6.5 mW Gate-Level-Pipelined 4-bit Processor using Superconductor Single-Flux-Quantum Logic,” 2020 Symposia on VLSI Technology and Circuits, Jun. 2020. 

Keitaro Oka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Koji Inoue, “Enhancing a Manycore-Oriented Compressed Cache for GPGPU,” International Conference on High Performance Computing in Asia-Pacific Region, pp.22–31, Jan. 2020.

Giorgis Georgakoudis, Nikhil Jain, Takatsugu Ono, Koji Inoue, Shinobu Miwa, Abhinav Bhatele, “Evaluating the Impact of Energy Efficient Networks on HPC Workloads,” 26th IEEE International Conference on High Performance Computing, Data, and Analytics, Dec. 2019.

Sandeep Kumar, Diksha Moolchandani, Takatsugu Ono and Smruti Sarangi, "F-LaaS: A Control-Flow-Attack Immune License-as-a-Service Model,” IEEE International Conference on Services Computing, pp.80-89, Jul. 2019.

Takatsugu Ono, Zhe Chen and Koji Inoue, "Improving Lifetime in MLC Phase Change Memory using Slow Writes," International Japan-Africa Conference on Electronics, Communication and Computations, pp.65-pp.68, Dec. 2018.

Yusuke Inoue, Takatsugu Ono and Koji Inoue, "Situation-Based Dynamic Frame-Rate Control for On-Line Object Tracking," International Japan-Africa Conference on Electronics, Communication and Computations, pp.129-pp.132, Dec. 2018.

Ghadeer Almusaddar, Teruo Tanimoto, Takatsugu Ono, Smruti Sarangi, Koji Inoue, “Whitelisting Approach Using Hardware Performance Counters in IoT Microprocessors," 4th Career Workshop for Women and Minorities in Computer Architecture, Oct. 2018.

Masamitsu Tanaka, Yuki Hatanaka, Yuichi Matsui, Ikki Nagaoka, Koki Ishida, Kyosuke Sano, Taro Yamashita, Takatsugu Ono, Koji Inoue, Akira Fujimaki, “30-GHz Operation of Datapath for Bit-Parallel, Gate-Level-Pipelined Rapid Single-Flux-Quantum Microprocessors," Applied Superconductivity Conference, Oct. 2018. (invited)

川上哲志, 小野貴継, 井上弘士, 納富 雅也, "ナノフォトニック・ニューラルアクセラレータ向け性能評価環境の構築, 回路とシステムのワークショップ, pp.42-47, May 2018.

Teruo Tanimoto, Takatsugu Ono, Koji Inoue, "CPCI Stack: Metric for Accurate Bottleneck Analysis on OoO Microprocessors,” In Proc. of the International Symposium on Computing and Networking, pp.166-172, Nov. 2017.

Mihiro Sonoyama, Takatsugu Ono, Osamu Muta, Haruichi Kanaya, Koji Inoue, "Wireless Spoofing-Attack Prevention Using Radio-Propagation Characteristics," In Proc. of the 15th IEEE International Conference on Dependable, Autonomic and Secure Computing, pp.502-510, Nov. 2017.

Masamitsu Tanaka, Ryo Sato, Yuki Hatanaka, Yuichi Matsui, Hiroyuki Akaike, Akira Fujimaki, Koki Ishida, Takatsugu Ono, Koji Inoue, "1.4-mW, 56-GHz Arithmetic Logic Unit Based on Superconductor Single-Flux-Quantum Logic Circuit," IEEE/ACM International Symposium on Low Power Electronics and Design, International Low Power Design Contest, Jul. 2017.

Masamitsu Tanaka, Ryo Sato, Yuki Hatanaka, Yuichi Matsui, Hiroyuki Akaike, Akira Fujimaki, Koki Ishida, Takatsugu Ono, Koji Inoue, “High-Throughput Bit-Parallel Arithmetic Logic Unit Using Rapid Single-Flux-Quantum Logic,” In Proc. of the International Superconductive Electronics Conference, Jun. 2017.

Satoshi Imamura, Keitaro Oka, Yuichiro Yasui, Yuichi Inadomi, Katsuki Fujisawa, Toshio Endo, Koji Ueno, Keiichiro Fukazawa, Nozomi Hata, Yuta Kakibuka, Koji Inoue, Takatsugu Ono, “Evaluating the Impacts of Code-Level Performance Tunings on Power Efficiency,” In Proc. of the IEEE International Conference on Big Data (Big Data), pp.362-369, Dec. 2016.

Satoshi Imamura, Yuichiro Yasui, Koji Inoue, Takatsugu Ono, Hiroshi Sasaki, Katsuki Fujisawa, "Power-Efficient Breadth-First Search with DRAM Row Buffer Locality-Aware Address Mapping,”  In Proc. of the 1st High Performance Graph Data Management and Processing workshop (HPGDMP), pp.17-24, Nov. 2016.

Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, "Single-Flux-Quantum Cache Memory Architecture,” In Proc. of the 13th International SoC Design Conference, pp.106-107, Oct. 2016.

Yusuke Inoue, Takatsugu Ono, Koji Inoue "Adaptive Frame-Rate Optimization for Energy-Efficient Object Tracking,” In Proc. of the 20th International Conference on Image Processing, Computer Vision & Pattern Recognition, pp.158-164, July 2016.

Yoshihiro Tanaka, Keitaro Oka, Takatsugu Ono, Koji Inoue, “Accuracy Analysis of Machine Learning-Based Performance Modeling for Microprocessors,” In Proc. of the 2016 Fourth International Japan-Egypt Conference on Electronics, Communications and Computers (JEC-ECC), pp.87-90, May 2016.

Takatsugu Ono, Yotaro Konishi, Teruo Tanimoto, Noboru Iwamatsu, Takashi Miyoshi, Jun Tanaka, “FlexDAS: A Flexible Direct Attached Storage for I/O Intensive Applications,“ IEEE International Conference on Big Data (Big Data), pp.147-152,  Oct. 2014.

小西洋太郎, 小野貴継, 三吉貴史 "ディスクエリアネットワークを用いたオブジェクトストレージの高速なデータ復旧手法," 先進的計算機版システムシンポジウム SACSIS, pp.206-213, May 2013.

Takatsugu Ono, Koji Inoue, Kazuaki Murakami “Adaptive Cache-Line Size Management on 3D Integrated Microprocessors,” International SoC Design Conference, pp.472-475, Nov. 2009.

Takatsugu Ono, Koji Inoue and Kazuaki Murakami “Fast Memory Design Space Exploration Reusing Past Simulation Results,” In Proc. of the Work in Progress Session held in connection with the 11th EUROMICRO Conference on Digital System Design, Sep. 2008.

小野貴継, 井上弘士, 村上和彰, "メモリアクセスの特徴を活用した高速かつ正確なメモリアーキテクチャ・シミュレーション法," 先進的計算基盤システムシンポジウムSACSIS2007, Vol.2007, No.5, pp.19-26, May. 2007.

松本 侑紀, 谷本 輝夫, 田中 雅光, 小野 貴継, "半磁束量子回路による省電力カウンタの設計," 2024-ARC-258(8), pp.1-9, 2024年9月.

松本侑紀, 中山彪之助, 種村匠真, 田中雅光, 小野貴継, “リセットおよび非破壊読み出し可能な半磁束量子回路向けTFFの設計,” 情報処理学会研究報告, 2023-ARC-255(11), pp.1-6, 2023年12月.

羽野祐太, 石川伊織, 鴨志田圭吾, 川上哲志, 谷本輝夫, 小野貴継, 田中雅光, 井上弘士, "単一磁束量子回路を用いた機械学習アクセラレータにおける演算エラー許容による電力あたり性能改善の検討," 電子情報通信学会ICD研究会, 2022年12月.

Masamitsu Tanaka, Ikki Nagaoka, Satoshi Kawakami, Teruo Tanimoto, Takatsugu Ono, Koji Inoue, and Akira Fujimaki, “High-throughput single-flux-quantum circuits based on gate-level-pipelining toward artificial intelligence applications,” 15th Superconducting SFQ VLSI Workshop (SSV) / 4th Workshop on Quantum and Classical Cryogenic Devices, Circuits, and Systems (QCCC), Sep. 2022.

鴨志田圭吾, 石川伊織, 羽野祐太, 川上哲志, 谷本輝夫, 小野貴継, 田中雅光, 藤巻朗, 井上弘士, “単一磁束量子プロセッサ向けキャッシュメモリ構成法の検討と定量的評価,” 情報処理学会研究報告, Vol.2022-ARC-249 No.7, pp.1-10, 2022年7月.

石川 伊織, 長岡 一起, 石田 浩貴, 福光 孝介, 岡 慶太郎, 田中 雅光, 川上 哲志, 谷本 輝夫, 小野 貴継, 藤巻 朗, 井上 弘士, “単一磁束量子回路によるビット幅可変加算器の設計と評価”, 情報処理学会研究報告, 2021-ARC-246 (7), pp.1-8, 7月, 2021.

佐藤英人, 川上哲志, 岡慶太朗, 谷本輝夫, 小野貴継, 井上弘士, "単純再帰型ニューラルネットワーク向けナノフォトニックアクセラレータの設計," 情報処理学会研究報告, Vol.2021-ARC-245 No.5, pp.1-8, 2021年7月.

Takatsugu Ono, "An online program identification technology for a secure processor," Workshop on Secure Society in Future,  Jul. 2021.

石田浩貴, Ilkwon Byun, 長岡一起, 福光孝介, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, Jangwoo Kim, 井上弘士, "超伝導ニューラルネットワーク・アクセラレータのアーキテクチャ探索を目的とした電力性能モデリング," 情報処理学会研究報告, ARC-244, No.15, pp.1-13, 3月, 2021.

上野麟, 谷本輝夫, 後藤孝行, 丸岡晃, 川上哲志, 小野貴継, 飯塚拓郎, 井上弘士, "オイラー動画像誇張処理を対象としたCPU-FPGAハイブリッドシステムの実装と評価," 情報処理学会研究報告, ARC-244, No.5, pp.1-6, 3月, 2021.

山方大輔, 川上哲志, 谷本輝夫, 井上弘士, 小野貴継, "プロセッサへの実装に向けたORAMにおけるポジションマップ削減手法の検討,"  2021 Symposium on Cryptography and Information Security (SCIS), 1月, 2021

福光孝介, 石田浩貴, 長岡一起, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士, "アーキテクチャ探索を目的とした 単一磁束量子回路の電力効率モデリング,” 情報処理学会研究報告, ARC-242, No.5, pp.1-7, 10月, 2020.

松本侑紀, 彈 雄一郎, 高橋順子, 小野貴継, "TLBを対象としたサイドチャネル攻撃におけるタイミング情報取得手法の検討," 電子情報通信学会技術研究報告, Vol.120, No.1, HWS2020-6, pp.29-34, 4月, 2020.

川上哲志, 谷本輝夫, 北翔太, 新家昭彦, 小野貴継, 納富雅也, 井上弘士, "光アプロキシメートコンピューティングの実現に向けた電力性能解析,” 情報処理学会研究報告, ARC-237, No.28, pp.1-8, 7月, 2019

田中雅光, 長岡一起, 石田浩貴, 佐野京佑, 山下太郎, 小野貴継, 井上弘士, 藤巻朗, "単一磁束量子回路に基づくゲートレベル・パイプライン算術論理演算器の高エネルギー効率化と0.3mW, 30GHz動作実証,” 情報処理学会研究報告, ARC-237, No.3, pp.1-8, 7月, 2019.

岡慶太郎, 川上哲志, 谷本輝夫, 小野貴継, 井上弘士, “データ圧縮に基づく GPU 向け 高性能キャッシュアーキテクチャの提案,” 情報処理学会研究報告, ARC-236, No.3 pp.1-9, 6月, 2019.

安田航基, 野村拓未, 菅野嵩史, 張鵬, 湯野剛史, 東川甲平, 小野貴継, 廣田正樹, 庄山正仁, 川邊武俊, "交差点における渋滞長の時間発展の信号現示同期型離散時間モデルの作成:車両と歩行者 の交通量調査に基づく手法," 電気学会 制御研究会, pp.17-20, 6月 2019.

Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, “Prototype Design of 31 GHz Single-Flux-Quantum Gate-Level-Pipelined Microprocessor,” 12th Superconducting SFQ VLSI Workshop (SSV 2019), Jan. 2019.

長岡一起, 畑中湧貴, 松井裕一, 石田浩貴, 田中雅光, 佐野京佑, 山下太郎, 小野貴継, 井上 弘士, 藤巻 朗, "単一磁束量子ゲートレベルパイプラインマイクロプロセッサに向けた 30GHz データパスの開発,” 電子情報通信学会技術研究報告, Vol.118, No.415, SCE2018-30, pp.29-34, Jan. 2019.

井上優良, 小野貴継, 井上弘士, "低消費エネルギー物体追跡システムにおける動的フレームレート制御法の改良,” 情報処理学会研究報告, Vol.2018-ARC-233, No.7, pp.1-6, 11月, 2018.

Takatsugu Ono, “Hardware-based malware detection for IoT microprocessors,” The 6th International Workshop on Cyber Security-Workshop on IoT Security : Secure Smart Homes, Sep. 2018.

岡一起, 村瀬健, 佐野京祐, 小野貴継, 井上弘士, 藤巻朗, "単一磁束量子回路に基づくゲートレベル・パイプライン算術論理演算器の設計とエネルギー効率評価," 2018-ARC-232, No.22, pp.1-8, 7月, 2018.

谷本輝夫, 小野貴継, 井上弘士, "アウトオブオーダプロセッサのクリティカルパス解析に基づくボトルネック命令チェーン抽出手法の提案,” 2018-ARC-232, No.4, pp.1-10, 7月, 2018.

Ghadeer Almusaddar, Takatsugu Ono, Smruti Sarangi, Koji Inoue, “Whitelisting Approach Using Hardware Performance Counters in IoT Microprocessors,” IEICE Tech. Rep., Vol. 118, No. 3, HWS2018-6, pp. 29-34, Apr. 2018.

畑中湧貴, 長岡一起, 松井裕一, 石田浩貴, 佐野京佑, 田中雅光, 小野貴継, 井上弘士, 藤巻朗, "単一磁束量子回路によるビット並列演算マイクロプロセッサに向けたデータパスの高速動作," 電子情報通信学会総合大会, 3月 2018.

小野 貴継, "IoT時代のハードウェアセキュリティ技術,” 九州大学高等研究院・九州先端科学技術研究所 研究交流会, 1月 2018.

Takatsugu Ono, "Secure Computing Platform for IoT Devices," The 6th International Cybersecurity Workshop, Jan. 2018.

Takatsugu Ono, "Protecting an IoT Device from Malware - A Processor Architecture Perspective,” Workshop on Architectural Implications of Security in IoT Processors, Nov. 2017.

Takatsugu Ono, "Developing an Interconnection Network Simulator for Energy Efficient Large Scale Networks,” Workshop on Recent Topics in High Performance Computing, Sep. 2017.

小野貴継, 垣深悠太, 三輪忍, 井上弘士, "電力性能推定を目的としたインターコネクト・シミュレータTraceRPの開発,” 情報処理学会研究報告,  Vol.2017-HPC-161 No.15, pp.1-7, 9月 2017.

畑中湧貴, 松井裕一, 田中雅光, 佐野京佑, 藤巻朗, 石田浩貴, 小野貴継, 井上弘士, "単一磁束量子回路による並列演算マイクロプロセッサに向けたデータパスの設計と評価," 電子情報通信学会 ソサイエティ大会, 9月 2017.

松井裕一, 畑中湧貴, 田中雅光, 佐野京佑, 藤巻朗, 石田浩貴, 小野貴継, 井上弘士,"単一磁束量子回路による並列演算マイクロプロセッサに向けたレジスタファイル," 電子情報通信学会 ソサイエティ大会, 9月 2017.

川上哲志, 浅井里奈, 小野貴継, 本田宏明, 井上弘士, 北翔太, 納富 雅也, “ナノフォトニックコンピューティングの性能限界,” 情報処理学会研究報告, Vol.2017-ARC-227 No.18, pp.1-9, 7月 2017.

小野貴継, 宮村紅葉, 井上弘士, "IoTシステムにおけるマルウェア対策 ～ プロセッサ・アーキテクチャの観点から ～," ハードウェアセキュリティ研究会, 6月 2017.

藤井達也, 園山泉紘, 小野貴継, 金谷 晴一, 井上弘士, “電波伝搬特性を用いた組込みシステム向けデバイス認証法の提案," The 1st. cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming, 4月 2017.

園山泉紘, 藤井達也, 小野貴継, 牟田修, 井上弘士, “アンテナ指向性が受信信号強度デバイス認証法に与える影響,” The 1st. cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming, 4月 2017.

石田浩貴, 田中雅光, 小野貴継, 井上弘士, “単一磁束量子回路を用いたシフトレジスタ型キャッシュメモリ・アーキテクチャの提案,” デザインガイア, 信学技報, Vol.116, No.334, ICD2016-45, pp.39-44, 11月 2016.

磯部聖, 川上哲志, 小野貴継, 本田宏明, 井上弘士, 納富雅也, “可飽和吸収体の利用を前提としたナノフォトニック・ニューラルアクセラレータ向け活性化関数の評価,” デザインガイア, 情報処理学会研究報告, Vol.2016-ARC-223 No.3, pp.1-7, 11月2016.

川上哲志, 磯部聖, 浅井里奈, 小野貴継, 本田宏明, 井上弘士, 納富雅也, “ナノフォトニック・ニューラルアクセラレーション構想,” デザインガイア, 情報処理学会研究報告, Vol.2016-ARC-223 No.2, pp.1-10, 11月 2016.

藤井達也, 小野貴継, 金谷晴一, 井上弘士, “受信信号強度を用いたデバイス認証方式における攻撃可能条件の定式化,” 信学技報, DC2016-19 Vol.116,No.178, pp.15-22, 8月 2016.

稲富雄一, 垣深悠太, 小野貴継, 井上弘士, “電力制約型スーパーコンピュータにおける性能モデリング," 情報処理学会研究報告, Vol.2016-HPC-155 No.17, pp.1-9, 8月 2016.

今村智史, 安井雄一郎, 稲富雄一, 藤澤克樹, 井上弘士, 小野貴継, "コードレベル性能最適化が電力効率に与える影響の分析," 情報処理学会研究報告, Vol.2016-HPC-155 No.21, pp1-8, 8月 2016.

垣深悠太, 安井雄一郎, 小野貴継, 稲富雄一, 藤澤克樹, 井上弘士, “CPUとDRAMへの電力バジェット配分を考慮したGraph500の性能評価,"  情報処理学会研究会報告, Vol. 2016-HPC-155 No.16, pp.1-6, 8月 2016.

谷本輝夫, 佐々木広, 小野貴継, 井上弘士, "アウトオブオーダ命令実行の依存グラフ表現に関する考察,” 情報処理学会研究報告, Vol.2016-ARC-221 No.11, pp.1-8, 8月 2016.

藤井卓, 小野貴継, 井上弘士, 大塚敏之, “モデル予測制御を対象としたメニーコアプロセッサ向け投機実行法の制御性能評価,” 情報処理学会研究報告, Vol.2016-ARC-218 No.9, pp.1-6, 1月 2016.

井上優良, 小野貴継, 井上弘士, “物体追跡システムの低消費エネルギー化を目的とした動的フレームレート制御法,” デザインガイア, 信学技報, Vol.115, No.341, ICD2015-58, pp.33-38, 12月 2015.

石田浩貴, 津秦伴紀, 田中雅光, 小野貴継, 井上弘士, “単一磁束量子回路を用いたマイクロプロセッサの論理設計,” デザインガイア, 信学技報, Vol.115, No.342, CPSY2015-73, pp.69-74, 12月 2015.

田中義浩, 小野貴継, 井上弘士, “機械学習を用いたプロセッサ性能モデリングの精度解析,” 信学技報, Vol.115, No.342, CPSY2015-774, pp.75-80, 12月, 2015.

岡慶太郎, Wenhao Jia, 小野貴継, Margaret Martonosi, 井上弘士, “メニーコア・アクセラレータの比較を目的としたクロスプラットフォーム解析法の提案,” 情報処理学会研究報告, Vol.2015-ARC-215 No.4, pp.1-6, 4月 2015.

谷本輝夫, 小野貴継, 中島耕太, 三吉貴史, "共有受信キューに基づくスケーラブルなプロセッサ間通信の提案,” 情報処理学会研究報告, Vol.2014-HPC-145 No.14, pp.1-6, 8月 2014.

尾板弘崇, 山田浩史, 谷本輝夫, 小野貴継, 佐々木広, "仮想化環境におけるCloudSuiteの挙動解析," Vol.2014-OS-130, No.21, pp.1-7, 8月 2014.

小野貴継, 谷本輝夫, 三吉貴史, “Hadoopクラスタの動的構成変更による低電力化手法の提案,” 情報処理学会研究報告, Vol.2014-ARC-210 No.2, 8月 2014.

小野貴継, 谷本輝夫, 三吉貴史, “ディスクエリアネットワークを用いたフラッシュストレージの性能改善手法,” 信学技報, Vol. 113, No.169 CPSY2013-11, pp.7-12, 8月 2013.

小野貴継, 谷本輝夫, 三吉貴史, 堀江健志 “ディスクエリアネットワークを用いたフラッシュストレージの性能改善手法の検討,” 信学技報, Vol.112, No.237 CPSY2012-44, pp.79-84, 10月 2012.

小西洋太郎, 小野貴継, 三吉貴史, “分散ストレージを対象としたディスク接続切替による高速なデータ復旧手法,” 信学技報, Vol.112, No.173, CPSY2012-29, pp.121-126, 8月 2012.

橋口慎哉, 小野貴継, 井上弘士, 村上和彰, "3次元DRAM-プロセッサ積層実装を対象としたオンチップ・メモリ・アーキテクチャの提案と評価," 情報処理学会研究報告, 2009-OS-111(8), pp.1-8, 4月, 2009.

小野貴継, 井上弘士, 村上和彰, 甲斐康司, "シミュレーション結果の再利用に基づくキャッシュ・ミス率予測法の提案," 情報処理学会研究報告. ARC-2009(1), pp.99-104, 1月, 2009.

小野貴継, 井上弘士, 村上和彰, "高速かつ正確なキャッシュシミュレーション法とその評価'," 情報処理学会研究報告, Vol.2007-ARC-173, No.55, pp.61-66, 5月 2007.

小野 貴継, 井上 弘士, 村上 和彰, "メモリ・アーキテクチャ・ベンチマーキング手法の提案," 情報処理学会研究報告, Vol.2006-EVA-18, pp.1-8, 8月 2006.

石津恭介, 松本侑紀, 中山彪之助, 種村匠真, 田中雅光, 小野貴継, "半磁束量子回路のタイミングパラメータとエラー率の調査," ETNET, 2024年3月.

松本侑紀, 中山彪之助, 種村匠真, 田中雅光, 小野貴継, "半磁束量子を用いたカウンタ回路の検討," ETNET, 2024年3月.

Takumi Inaba, Takatsugu Ono, Koji Inoue, and Satoshi Kawakami, “Evaluating floating-point multipliers with opto-electrical hybrid circuits,” ACM International Conference on Computing Frontiers, Poster, May 2023.

佐藤英人, 川上哲志, 岡慶太朗, 谷本輝夫, 小野貴継, 井上弘士, 単純再帰型ニューラルネットワーク向け光演算器の初期検討, LSIとシステムのワークショップ, 5月, 2021年.

上野麟, 谷本輝夫, 後藤孝行, 丸岡晃, 川上哲志, 小野貴継, 飯塚拓郎, 井上弘士, Halideを用いたオイラー動画像誇張処理のCPU-FPGAハイブリッドシステムの設計と実装, LSIとシステムのワークショップ, 5月, 2021年.

福光孝介, 石田浩貴, 長岡一起, 加島亮太, 石川伊織, 岡慶太郎, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士, 単一磁束量子回路を用いたニューラルネットワーク・アクセラレータのプロトタイプ設計, LSIとシステムのワークショップ, 5月, 2021年.

石川伊織, 長岡一起, 石田浩貴, 福光孝介, 岡慶太郎, 田中雅光, 川上哲志, 谷本輝夫, 小野貴継, 藤巻朗, 井上弘士, 単一磁束量子回路を用いたビット幅可変加算器の設計, LSIとシステムのワークショップ, 5月, 2021年.

Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, “Prototype Design of 30 GHz Superconducting Single-Flux-Quantum Microprocessor Towards Cryogenic General Purpose Computing,” MICRO51 ACM Student Research Competition, Oct. 2018.

Ghadeer Almusaddar, Teruo Tanimoto, Takatsugu Ono, Smruti Sarangi and Koji Inoue, “Whitelisting Approach Using Hardware Performance Counters in IoT Microprocessors,” 4th Career Workshop for Women and Minorities in Computer Architecture, Oct. 2018.

石田浩貴, 田中雅光, 小野貴継, 井上弘士, "単一磁束量子回路を用いたゲートレベルパイプライン・プロセッサの設計と評価," LSIとシステムのワークショップ, 5月, 2018.

Yuta Kakibuka, Yuichiro Yasui, Takatsugu Ono, Katsuki Fujisawa, Koji Inoue, “Performance evaluation of Graph500 considering CPU-DRAMpower shifting,” Poster session The International Conference for High Performance Computing, Networking, Storage, and Analysis, Nov. 2017. (to appear)

園山泉紘, 藤井達也, 小野貴継, 牟田修, 井上弘士, "雑音環境における受信信号強度デバイス認証法の評価," LSIとシステムのワークショップ, 5月 2017.

Yusuke Inoue, Takatsugu Ono, Koji Inoue, “Adaptive Frame-Rate Optimization for Low Energy Object Tracking,” Work-in-Progress session at the 2016 Design Automation Conference (DAC), June, 2016.

石田浩貴, 田中雅光, 小野貴継, 井上弘士, "単一磁束量子回路を用いたマイクロプロセッサの論理設計と評価,” LSIとシステムのワークショップ, 5月 2016.

Keitaro Oka, Yuichi Inadomi, Takatsugu Ono, Koji Inoue, “Comprehensive Comparison of Power-Performance Efficiency on Accelerators,” Poster session at the 2nd Annual Meeting on Advanced Computing System and Infrastructure, Jan. 2016.

Teruo Tanimoto, Takatsugu Ono, Kohta Nakashima, Takashi Miyoshi, “Hardware-Assisted Scalable Flow Control of Shared Receive Queue,” Poster session at the 28th International Conference on Supercomputing, June 2014.

Shinya Hashiguchi, Takatsugu Ono, Koji Inoue, Kazuaki Murakami "SRAM/DRAM Hybrid Cache Architecture and Its Adaptive Optimization for 3D Integrated Microprocessors," Poster session at the fifteenth International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), Mar. 2010.

Takatsugu Ono, Koji Inoue, Kazuaki Murakami and Kenji Yoshida “A Software Controllable Variable Line Size Cache Exploiting High On-Chip Memory Bandwidth for Low Power Embedded SoCs,” In Proc. of the International Conference on Very Large Scale Integration, pp.510-513, Oct. 2008.

小野貴継, "コンピュータ・アーキテクチャのセキュリティ技術動向," Small-workshop on Communications between Academia and Industry for Security, Jan. 2019.

Takatsugu Ono, “A Network Simulator for On/Off Links of Large-Scale Interconnection Networks,” NII Shonan Meeting Seminar 134 Advances in Heterogeneous Computing from Hardware to Software, Sep. 2018.

Takatsugu Ono, Yuta Kakibuka, Nikhil Jain, Abhinav Bhatele, Shinobu Miwa, Koji Inoue, "Extending A Network Simulator for Power/Performance Prediction of Large Scale Interconnection Networks,” "Modeling and Simulation of HPC Architectures and Applications held in conjunction with SIAM Conference on Parallel Processing for Scientific Computing, Mar. 2018.

Koki Ishida, Masamitsu Tanaka, Takatsugu Ono, Koji Inoue, “Logic Design of a Single-Flux-Quantum Gate-Level-Pipelined Microprocessor,” Superconducting SFQ VLSI Workshop, pp.6-12, Feb. 2017.

Masamitsu Tanaka, Ryo Sato, Yuki Hatanaka, Yuki Ando, Takahiro Kawaguchi, Koki Ishida, Akira Fujimaki, Kazuyoshi Takagi, Naofumi Takagi, Takatsugu Ono, Koji Inoue, “Energy-Efficient, High-Performance Microprocessors Based on Single-Flux-Quantum Logic,” 29th International Symposium on Superconductivity, Dec. 2016.

Koji Inoue, Yuichi Inadomi, Takatsugu Ono, "Challenges in Power Constrained High Performance Computing,” 2nd Annual Meeting on Advanced Computing System and Infrastructure (ACSI), Jan. 2016.

電子情報通信学会 2021年度基礎・境界ソサイエティ 貢献賞（研究専門委員会運営）

情報処理学会 2019年度コンピュータサイエンス領域功績賞

Design Contest Award Honorable Mention, The 23rd International Symposium on Low Power Electronics and Design (ISLPED) 2017.

情報処理学会 山下記念研究賞 2015年度 (IPSJ Yamashita SIG Research Award)

情報処理学会 計算機アーキテクチャ研究会若手奨励賞 2014年 (IPSJ SIGARC Young Researcher Award)

電子情報通信学会 コンピュータシステム研究会 2012年度優秀若手講演賞