Profesor de asignatura, FreeLancer, y asesor en proyectos profesionales y universitarios. Apoyo en redacción de Tesis y memorias de residencia. Con interés en Automatización (LabVIEW, ASM, MatLab), Diseño de Circuitos Integrados (SPICE), Diseño de Sistemas Electrónicos, Algoritmos Genéticos, Electrónica Digital (VHDL, FPGA), manufactura y docencia.
Soy Senior Member del Instituto de Ingenieros Electrónicos y Electricistas (IEEE) donde participo en tres capítulos técnicos; Education Society, Robotics and Automation Society, Computational Intelligence Society. Fui miembro del Sistema Nacional de Investigadores con Nivel I (SNI-1) (2014-2016).
Miguel Aurelio Duarte Villaseñor nació en Puebla, México, en 1981. Él recibió el grado de Licenciado en Electrónica por la Benemérita Universidad Autónoma de Puebla (BUAP) en 2005. Graduado en la especialidad de diseño de sistemas digitales. Recibió el grado de Maestro y Doctor en Ciencias en la Especialidad de Electrónica en el Instituto Nacional de Astrofísica, Óptica y Electrónica (INAOE), Tonantzintla, Puebla, México en 2007 y 2010, respectivamente.
Desde 2005 es miembro del Institute of Electrical and Electronics Engineers (IEEE), participando en tres capítulos técnicos: IEEE Education Society, IEEE Robotics and Automation Society, e IEEE Computational Intelligence Society. En septiembre de 2017 fue reconocido como Senior Member por el IEEE. Fue miembro del Sistema Nacional de Investigadores con Nivel I (SNI-1) (2014-2016).
Actualmente es profesor de asignatura, FreeLancer, y asesor en proyectos profesionales y universitarios. Realiza apoyo en redacción de Tesis y memorias de residencia. Con interés principalmente en Automatización (LabVIEW, ASM, MatLab), Diseño de Circuitos Integrados (SPICE), Diseño de Sistemas Electrónicos, Algoritmos Genéticos, Electrónica Digital (VHDL, FPGA), manufactura y docencia.
Resumen proyectos y desarrollos tecnológicos:
Participó en el proyecto CONACYT 48396-Y: Electrónica evolutiva: Síntesis automática de circuitos integrados analógicos (2007-2010). Donde realizó un conjunto de programas que realizan nuevas topologías de Bloques de Ganancia Unitaria utilizando Algoritmos Evolutivos.
Dirigió un proyecto financiado por PROMEP: Diseño y construcción de una biblioteca de componentes y sistemas digitales para aplicaciones en la enseñanza e investigación (2014). En este proyecto se desarrollo una biblioteca de objetos digitales en dos lenguajes: VHDL y ensamblador (ASM). Abarcando desde las compuertas básicas a circuitos de gran escala de integración (LSI, circuitos menores a 10,000 compuertas).
Colaboró en el desarrollo del proyecto BabyDuino, en el Laboratorio Iberoamericano de Innovación Ciudadana (LabICMex 2014), celebrado dentro del marco de la XXIV Cumbre Iberoamericana de Jefes y Jefas de Estado y de Gobierno, en Veracruz, México. Donde la participación del Dr. Duarte consistió en el desarrollo del circuito esquemático y una placa de prototipo.
En 2014 obtuvo la certificación como desarrollador asociado en LabVIEW otorgada por National Instruments (CLAD Serial Number: 100-314-5100, 08/2014 a 08/2016) y la renovó en el 2017 (CLAD Serial Number: 100-217-10571, 06/2017 a 06/2019).
De septiembre de 2014 a enero 2020 fue Catedrático CONACYT asignado al Tecnológico Nacional de México (TecNM) / Instituto Tecnológico de Tijuana (ITT); en el Proyecto 1547: Desarrollo de investigación aplicada en Manufactura Avanzada; con el objetivo principal de realizar trabajos de vinculación con la industria y la apertura de un posgrado con la industria. Donde se participo proyectos en vinculación con empresas, los más destacados son:
Implementación de robot colaborativo en estación de engomado, enero 2017 - nov 2018; en Plantronics.
Semi-automatización de la carga de software a los modelos SMK LINK, enero-diciembre 2018; en SMK Electronics.
Implementación de un AGV para el suministro de materiales, enero-diciembre 2018; en Plantronics de México.
Automatización de pruebas eléctricas para cumplir normas USB org, verano 2018, Plamex.
Participante en el proyecto CONACYT Aprendizaje evolutivo a gran escala (FC-2015-2i944, 2015–2018, TecNM/IT de Tijuana). Se desarrollaron algoritmos evolutivos para utilizarlos en aprendizaje máquina (2015 - 2018).
Participante en el proyecto PRODEP: Diseño de sistemas difusos utilizando tarjetas de desarrollo reconfigurable (5861P). Optimizar el área de los FPGAs considerando rendimiento y criterios de implementación para un sistema difuso tipo Mamdani (2015-2016).
De Febrero a Diciembre del 2020 fue el Coordinador Académico de la Maestría y el Doctorado en Ciencias de la Ingeniería del TecNM / IT de Tijuana. Durante esta gestión, el programa de Maestría fue evaluado para continuar con la pertenencia en el PNPC, el cual fue acreditado por 3 años más.
Actualmente, FreeLancer, profesor de asignatura en escuelas particulares; y asesor y desarrollador de proyectos profesionales y universitarios.
🎬 Cine, ⛩️ anime, 🎴 manga, 👑clash royale, 🦹♀️ ciencia ficción, 🦸🏻 cómics.
Información actualizada el 21 de junio de 2025, Puebla, PUE.