L'ambiente di progettazione è essenzialmente l'ambiente di sviluppo di ALTERA, QUARTUS2.
Inoltre si utilizzerà il processore NIOS2 con il suo relativo ambiente di sviluppo.
Il simulatore integrato nel web-pack di Altera è MODELSIM in versione limitata.
Per l'implementazione dei sistemi si utilizzerà prevalentemente la scheda ALTERA DE2 (Development and Education Board) basata su FPGA Cyclone2 e capace di supportare l'implementazione di un micro NIOS2.
Per imparare il Verilog può risultare molto comodo installare il simulatore ICARUS, che si usa da riga di comando. Per visualizzare il risultato delle simulazioni è possibile utilizzare il visualizzatore GTKWAVE.
Esiste sia per WINDOWS che per LINUX e lo si può trovare a questo indirizzo: http://iverilog.icarus.com/home
Utilizzando Ubuntu l'installazione del pacchetto completo è semplice ed immediata, utilizzando l'apposito gestore delle installazioni.
Nel caso si utilizzi LINUX è necessario sostituire il file make.bat con un script make.sh, tel tipo:
#!/bin/bash
iverilog TestBench.v
vvp a.out -vcd
gtkwave dump.vcd
N.B: se lo script non viene eseguito probabilmente è necessario assegnarli i permessi mediante: chmod +x make.sh