Publications

Dehua Liang, Jun Shiomi, Noriyuki Miura, Hiromitsu Awano, "StrideHD: A Binary Hyperdimensional Computing System Utilizing Window Striding for Image Classification," IEEE Open Journal of Circuits and Systems (OJCAS), accepted.

Dehua Liang, Hiromitsu Awano, Noriyuki Miura, Jun Shiomi, "A Robust and Energy Efficient Hyperdimensional Computing System for Voltage-scaled Circuits," ACM Transactions on Embedded Computing Systems (TECS), accepted.

Takumi Hara, Takashi Sato, Tetsuya Ogata, and Hiromitsu Awano, “Uncertainty-aware Haptic Shared Control with Humanoid Robots for Flexible Object Manipulation,” IEEE Robotics and Automation Letters (RA-L), Vol. 8,  pp. 6435-6442, Oct. 2023.

Sosei Ikeda, Hiromitsu Awano, and Takashi Sato, “Modular DFR: Digital delayed feedback reservoir model for enhancing design flexibility,” ACM Transactions on Embedded Computing Systems (TECS), Vol. 22, Issue 5s, No. 110, pp. 1-20, Oct. 2023.

Yuma Tashiro and Hiromitsu Awano: "Pay Attention via Quantization: Enhancing Explainability of Neural Networks via Quantized Activation," IEEE Access, doi: 10.1109/ACCESS.2023.3264855, Apr. 2023.

Hiromitsu Awano and Masanori Hashimoto: "B2N2: Resource Efficient Bayesian Neural Network Accelerator Using Bernoulli Sampler on FPGA," Integration, Vol. 89, pp.1-8, Mar. 2023.

Sosei Ikeda, Hiromitsu Awano and Takashi Sato, "Hardware-Friendly Delayed-Feedback Reservoir for Multivariate Time-Series Classification," in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 41, no. 11, pp. 3650-3660, Nov. 2022.

Hiromitsu Awano and Makoto Iketa: "BayesianPUFNet: Training Sample Efficient Modeling Attack for Physically Unclonable Functions," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, doi: 10.1587/transfun.2022EAP1061, Oct. 2022.

Dehua Liang, Jun Shiomi, Noriyuki Miura, Masanori Hashimoto, Hiromitsu Awano: "A Hardware Efficient Reservoir Computing System Using Cellular Automata and Ensemble Bloom Filter," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E105-D, No. 7, pp.1273-1282, July 2022.

Lukas Nakamura, Hiromitsu Awano: "Temporal Ensemble SSDLite: Exploiting Temporal Correlation in Video for Accurate Object Detection," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E105-A, No. 7, pp.1082-1090, July 2022.

Hiromitsu Awano, Masahiro Shirasaka, Takeshi Mizumoto, Hiroshi G Okuno, Ikkyu Aihara: "Visualization of chorus structure in multiple frog species by a sound discrimination device," Journal of Comparative Physiology A, 207(1), pp.87-98, 2021.

Yasuhiro Ogasahara, Yohei Hori, Toshihiro Katashita, Tomoki Iizuka, Hiromitsu Awano, Makoto Ikeda, Hanpei Koike: "Implementation of pseudo-linear feedback shift register-based physical unclonable functions on silicon and sufficient Challenge–Response pair acquisition using Built-In Self-Test before shipping," Integration, Vol. 71, pp.144-153, Mar. 2020.

Hiromitsu Awano, Tadayuki Ichihashi, Makoto Ikeda: [Chief Editor's Solicitation] "An ASIC Crypto Processor for 254-bit Prime-Field Pairing Featuring Programmable Arithmetic Core Optimized for Quadratic Extension Field," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E102-A, No. 1, pp.56-64, Jan. 2019.

Shotaro Sugiyama, Hiromitsu Awano, Makoto Ikeda: "Low Latency 256-bit Fp ECDSA Signature Generation Crypto Processor," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E101-A, No. 12, pp.2290-2296, Dec. 2018.

Ikkyu Aihara, Phillip Bishop, Michel Ohmer, Hiromitsu Awano, Takeshi Mizumoto, Hiroshi Okuno, Peter Narins, and Jean-Marc Hero: "Visualizing Phonotactic Behavior of Female Frogs in Darkness," Scientific Reports, 7:10539 (2017).

Hiromitsu Awano and Takashi Sato: "Efficient Aging-Aware Failure Probability Estimation Using Augmented Reliability and Subset Simulation," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E100-A, No.12, pp.2807-2815, Dec. 2017.

Abinash Mohanty, Ketul Sutaria, Hiromitsu Awano, Takashi Sato, Yu Cao: "RTN in Scaled Transistors for On-chip Random Seed Generation," IEEE Trans. on Very Large Scale Integration Systems, Vol. 25, No. 8, pp. 2248-2257, Aug. 2017.

Hiromitsu Awano, Shumpei Morita, Takashi Sato: "Scalable Device Array for Statistical Characterization of BTI-Related Parameters," IEEE Trans. on Very Large Scale Integration Systems, vol.25, No.4, pp.1455-1466, April 2017.

Takeshi Mizumoto, Ikkyu Aihara, Takuma Otsuka, Hiromitsu Awano, and Hiroshi G. kuno: "A Swarm of Sound-to-Light Conversion Devices for Monitoring Acoustic Communication among Small Nocturnal Animals," Journal of Robotics and Mechatronics, Vol. 29, No. 1, pp. 255-267, Feb. 2017.

Hiromitsu Awano, Masayuki Hiromoto, Takashi Sato: "Efficient Aging-Aware SRAM Failure Probability Calculation via Particle Filter based Importance Sampling," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E99-A, No.7, pp.1390-1399, July 2016.

Hirofumi Shimizu, Hiromitsu Awano, Masayuki Hiromoto, Takashi Sato: "Automation of Model Parameter Estimation for Random Telegraph Noise," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E97-A, No.12, pp.2383-2392, Dec. 2014.

Hiromitsu Awano, Masayuki Hiromoto, Takashi Sato: "BTIarray: A Time-overlapping Transistor Array for Efficient Statistical Characterization of Bias Temperature Instability," IEEE Transactions on Device and Materials Reliability, Vol.14, No.3, pp.833-843, Sep. 2014.

Ikkyu Aihara, Takeshi Mizumoto, Takuma Otsuka, Hiromitsu Awano, Kohei Nagira, Hiroshi G. Okuno, Kazuyuki Aihara: "Spatio-Temporal Dynamics in Collective Frog Choruses Examined by Mathematical Modeling and Field Observation," Scientific Reports, 4:3891 Nature Publishing Group, 27 Jan. 2014.

Jyothi Bhaskarr Velamala, Ketul B. Sutaria, Hirofumi Shimizu, Hiromitsu Awano, Takashi Sato, Gilson Wirth, and Yu Cao: "Compact Modeling of Statistical BTI Under Trapping/detrapping," IEEE Transactions on Electron Devices, Vol.60, No.11, pp.3645-3654, Nov. 2013.

Hiromitsu Awano, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato: "Bayesian Estimation of Multi-trap RTN Parameters using Markov Chain Monte Carlo Method, IEICE Trans. Fundamentals," Vol.E95-A, No.12, pp.2272-2283, Dec. 2012.

Kota Niiyama, Hiromitsu Awano and Takashi Sato, "Introducing Transfer Learning Framework on Device Modeling by Machine Learning," International Conference on Microelectronic Test Structure (ICMTS), Tokyo, Japan, 2023, pp. 1-6, doi: 10.1109/ICMTS55420.2023.10094067.

Dehua Liang,  Hiromitsu Awano, Noriyuki Miura, Jun Shiomi: "DependableHD: A Hyperdimensional Learning Framework for Edge-oriented Voltage-scaled Circuits ," Asia and South Pacific Design Automation Conference (ASP-DAC) , Jan. 2023, accepted.

Yuma Tashiro, Hiromitsu Awano: "Pay Attention via Binarization: Enhancing Explainability of Neural Networks via Binarization of Activation," IEEE International Symposium on Circuits and Systems (ISCAS)(Austin, TX), May, 2022, accepted.

Dehua Liang, Jun Shiomi, Noriyuki Miura, Hiromitsu Awano: "DistriHD: A Memory Efficient Distributed Binary Hyperdimensional Computing Architecture for Image Classification," Asia and South Pacific Design Automation Conference (ASP-DAC) , Jan. 2022, accepted. (Best Paper Candidate)

Satoshi Ohara, Tetsuya Ogata, Hiromitsu Awano: "Binary Neural Network in Robotic Manipulation: Flexible Object Manipulation for Humanoid Robot Using Partially Binarized Auto-Encoder on FPGA," International Conference on Intelligent Robots and Systems (IROS), accepted. (acceptance rate=45%) (Best RoboCup Paper Award Candidate)

Dehua Liang, Masanori Hashimoto, Hiromitsu Awano: "BloomCA: A Memory Efficient Reservoir Computing Hardware Implementation Using Cellular Automata and Ensemble Bloom Filter," Design, Automation, and Test in Europe (DATE), pp. 587-590, Feb. 2021, (acceptance rate=36%).

Hiromitsu Awano, Masanori Hashimoto: "BYNQNet: Bayesian Neural Network with Quadratic Activations for Sampling-Free Uncertainty Estimation on FPGA," Design, Automation, and Test in Europe (DATE)(Grenoble, France), Mar. 2020. (accepted for oral presentation, acceptance rate=26%).

Hiromitsu Awano: "Are Analog and Mixed Mode Circuits the future solution of AI SoCs?," Asian Solid-State Circuits Conference (ASSCC)(Macau, China), Nov. 2019. (invited panelist)

Hiromitsu Awano, Tomoki Iizuka, Makoto Ikeda: "PUFNet: a Deep Neural Network Based Modeling Attack for Physically Unclonable Function," IEEE International Symposium on Circuits and Systems (ISCAS)(Sapporo, Japan), May 2019. (acceptance rate: 53.4%).

Hiromitsu Awano, Makoto Ikeda: "FourQ on ASIC: Breaking Speed Records for Elliptic Curve Scalar Multiplication," Design, Automation, and Test in Europe (DATE)(Florence, Italy), Mar. 2019. (accepted as long presentation, acceptance rate=24%)

Shotaro Sugiyama, Hiromitsu Awano, Makoto Ikeda: "31.3us/Signature-Generation 256-bit Fp ECDSA Cryptoprocessor," Asian Solid-State Circuits Conference (ASSCC)(Tainan, Taiwan), pp. 153-156, Nov. 2018.

Vinod. V. Gadde, Hiromitsu Awano, Makoto Ikeda: "An Encryption-Authentication Unified A/D Conversion Scheme for IoT Sensor Node," Asian Solid-State Circuits Conference (ASSCC)(Tainan, Taiwan), pp. 123-126, Nov. 2018.

Hiromitsu Awano, Makoto Ikeda: [Invited] "ASIC Coprocessor for 254-bit Prime-Field Pairing based on General Purpose Arithmetic Unit on Quadratic Extension Field," International Conference on Advanced Technologies for Communications (ATC)(Ho Chi Minh, Vietnam), Oct. 2018.

Hiromitsu Awano, Takashi Sato: "Ising-PUF: A Machine Learning Attack Resistant PUF Featuring Lattice Like Arrangement of Arbiter-PUFs," Design, Automation, and Test in Europe (DATE) (Dresden, Germany), pp. 1447-1452, Mar. 2018, (acceptance rate for oral presentation: 23.7%).

Keitaro Koga, Hiromitsu Awano, Makoto Ikeda: "Yield Enhancement by Repair Circuits for Ultra-Fine Pitch Stacked-Chip Connection," Asian Test Symposium (Taipei, Taiwan), pp. 201-205, Nov. 2017, (acceptance rate=41/77=53%).

Hiromitsu Awano, Masayuki Hiromoto, Takashi Sato: "Efficient Circuit Failure Probability Calculation along Product Lifetime Considering Device Aging," Asia and South Pacific Design Automation Conference (ASP-DAC) (Chiba, Japan), Jan. 2017, pp. 93-98. (acceptance rate=111/358=31%)

Hiromitsu Awano, Takashi Sato: "Efficient Transistor-level Timing Yield Estimation via Line Sampling," Design Automation Conference (DAC) (Austin, TX), 69.3 (acceptance rate=152/674=22.6%), Jun. 2016.

Song Bian, Michihiro Shintani, Shumpei Morita, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato:"Workload-Aware Worst Path Analysis of Processor-Scale NBTI Degradation," in Proc. of Great Lakes Symposium on VLSI (GLSVLSI) (Boston, MA), pp.203-208, May 2016.

Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato: "Physically Unclonable Function Using RTN-Induced Delay Fluctuation in Ring Oscillators," in Proc. of IEEE International Symposium on Circuits and Systems (ISCAS) (Montreal, Canada), pp.2619-2622, May 2016.

Hiromitsu Awano, Takashi Sato: "Efficient Transistor-level Timing Yield Estimation via Line Sampling," ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU) (Santa Rosa, CA), Mar. 2016.

Hiromitsu Awano, Takashi Sato: "Fast Monte Carlo for Timing Yield Estimation via Line Sampling," Variability Modeling and Characterization (VMC) (Austin, TX), Nov. 2015.

Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato: "ECRIPSE: An Efficient Method for Calculating RTN-Induced Failure Probability of an SRAM Cell," Design, Automation, and Test in Europe (DATE) (Grenoble, France), pp.549-554 (acceptance rate for oral presentation: 205/915 = 22.4%), Mar. 2015.

Yoshiaki Bando, Takuma Otsuka, Ikkyu Aihara, Hiromitsu Awano, Katsutoshi Itoyama, Kazuyoshi Yoshii, Hiroshi G. Okuno: "Recognition of In-field Frog Chorusing using Bayesian Nonparametric Microphone Array Processing," AAAI-2015 Workshop on Comutational Sustainability, accepted, Jan. 26, 2015, AAAI, Austin, TX. 

Takashi Sato, Hiromitsu Awano, Masayuki Hiromoto: "A Scalable Device Array for Statistical Device-Aging Characterization (invited)," in Proc. of 2014 IEEE 12th International Conference on Solid-State and Integrated Circuit Technology (ICSICT-2014) (Guilin, China), pp.255-258, Oct. 2014. 

Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato: "Variability in Device Degradations: Statistical Observation of NBTI for 3996 Transistors," European Solid-State Device Research Conference (ESSDERC) (Venice, Italy), pp.218-221, Sep. 2014.

Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato: "Statistical Observation of NBTI and PBTI Degradations," in Proc. of Workshop on variability modeling and characterization (VMC) (San Jose, CA), Nov. 2013.

Hiromitsu Awano, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato: "Multi-trap RTN Parameter Extraction based on Bayesian Inference," Proceedings of International Symposium on Quality Electrical Design (ISQED 2013) (Santa Clara, CA), pp.597-602, Mar. 2013.

Jyothi Bhaskarr Velamala, Ketul B. Sutaria, Hirofumi Shimizu, Hiromitsu Awano, Takashi Sato, and Yu Cao: "Statistical Aging Under Dynamic Voltage Scaling: a Logarithmic Model Approach," IEEE Custom Integrated Circuits Conference (CICC) (San Jose, CA), pp.6.3.1-6.3.4, Sep. 2012. 

Takashi Sato, Hiromitsu Awano, Hirofumi Shimizu, Hiroshi Tsutsui, and Hiroyuki Ochi: "Statistical Observations of NBTI-Induced Threshold Voltage Shifts on Small Channel-Area Devices," Proceedings of International Symposium on Quality Electrical Design (ISQED 2012) (Santa Clara, CA), pp.306-311, Mar. 2012.

Hiromitsu Awano, Shun Nishide, Hiroaki, Arie, June Tani, Hiroshi G. Okuno, Tetsuya Ogata: "Use of a Sparse Structure to Improve Learning Performance of Recurrent Neural Networks," International Conference on Neural Information Processing (ICONIP), pp.323-331, Shanghai, Nov. 13-17, 2011. doi:10.1007/978-3-642-24965-5_36

Hiromitsu Awano, Tetsuya Ogata, Shun Nishide, Toru Takahashi, Kazunori Komatani, Hiroshi G. Okuno: "Human-Robot Cooperation in Arrangement of Objects Using Confidence Measure of Neuro-dynamcal Systems," International Conference on Systems, Man, and Cybernetics (SMC 2010) , pp. 2533-2538, June 2010.

水本 武志, 粟野 皓光, 坂東 宣昭, 3Dプリンタで遊ぼう，情報処理, 「夏休み自作自習小特集」, Vol.53, No.8 (Aug. 2012) 情報処理学会

Takeshi Mizumoto, Hiromitsu Awano, Ikkyu Aihara, Takuma Otsuka, Hiroshi G. Okuno: Sound imaging system for visualizing multiple sound sources from two species, Tenth International Congress of Neuroethology, accepted, Aug. 5-10, 2012, University of Maryland, College Park, MD, USA. (poster)

Ikkyu Aihara, Takeshi Mizumoto, Takuma Otsuka, Hiromitsu Awano, Hiroshi G. Okuno, Kazuyuki Aihara: Possible Functions of Call Alternation in Frog Choruses, Tenth International Congress of Neuroethology, accepted, Aug. 5-10, 2012, University of Maryland, College Park, MD, USA. (poster)

羽原丈博, 佐藤 高史, 粟野皓光: 適応的閾値制御に基づくスパイキングニューラルネットワークの推論エネルギー削減, 情報処理学会DAシンポジウム2022, 2022年9月

田形寛斗, 佐藤 高史, 粟野皓光: 8T-SRAMを用いた同時２入力対応な２値化ニューラルネットワーク用インメモリアクセラレータ, 情報処理学会DAシンポジウム2022, 2022年9月

田代悠馬, 粟野皓光: 離散化アテンションによる説明可能な自動操舵システム, 情報処理学会DAシンポジウム2022, 2022年9月

羽原丈博, 粟野皓光: スパイキングニューラルネットワークの高速低エネルギー推論に向けた動的閾値調整手法, 電子情報通信学会VLD設計技術研究会, VLD2021-87, 2022年3月

田形寛斗, 粟野皓光: 8T-SRAMを用いた高スループットな2値化ニューラルネットワーク用インメモリアクセラレータ, 電子情報通信学会VLD設計技術研究会, VLD2021-88, 2022年3月

飯田智子, 粟野皓光: 遠隔ロボットによる円滑な柔軟物操作のための力触覚ガイドつき制御システム, 電子情報通信学会VLD設計技術研究会, VLD2021-89, 2022年3月

大原慧, 尾形哲也, 粟野皓光: FPGA実装を指向した部分2値化オートエンコーダに基づく人型ロボットによる柔軟物操作システム, 情報処理学会DAシンポジウム2021, 2021年9月

村田寛也, 久米祐貴, 辺松, 粟野皓光, 佐藤高史: MOSFETリザバーと線形出力層を用いた短時間学習, 情報処理学会DAシンポジウム2021, 2021年9月

田代悠馬, 粟野皓光: ビット重要度の違いに着目した符号アテンションによる説明能力向上, 情報処理学会DAシンポジウム2021, 2021年9月

赤木勇統, 粟野皓光: ベイジアンフュージョンによるスパイキングニューラルネットワークの低エネルギ推論, 情報処理学会DAシンポジウム2021, 2021年9月

大原慧, 尾形哲也, 粟野皓光: 2値化オートエンコーダを用いたヒューマノイドロボットによる柔軟物操作のための軽量 End-to-End 学習, 情報処理学会第82回全国大会, 5U-07, 2020年3月

中山亮平, 粟野皓光, 池田 誠: 高位設計フローにベイズ最適化法を応用した設計空間探索, 電子情報通信学会ハードウェアセキュリティ研究会, 高知工科大学 永国寺キャンパス, 2019年7月

蔡純, 粟野皓光, 池田誠: 準同型性を有するPaillierアルゴリズムに向けた高性能プロセッサの設計, 高知工科大学 永国寺キャンパス, 2019年7月

粟野皓光, 飯塚知希, 池田誠: 深層学習を利用したPUFに対する攻撃耐性の評価, 電子情報通信学会総合大会企画セッションAI-2-6, 早稲田大学 西早稲田キャンパス, 2019年3月

飯塚知希, 小笠原泰弘, 片下敏宏, 堀洋平, 粟野皓光, 池田誠: PUFを用いた個体識別システムにおける機械学習攻撃に対する脆弱性の評価, 電子情報通信学会ハードウェアセキュリティ研究会, 沖縄県青年会館, 2019年3月

古賀啓太郎, 粟野皓光, 池田誠:  Micciancio-Walterアルゴリズムを用いた高速なガウシアンサンプラーの設計, 電子情報通信学会ハードウェアセキュリティ研究会, 沖縄県青年会館, 2019年3月

粟野皓光, 池田誠: 超高速な楕円曲線暗号の実現に向けたFourQのASIC実装, LSIとシステムワークショップ, 東京大学生産技術研究所, 2018年5月 (ポスター発表)

Vinod Gadde Vishwa, Makoto Ikeda, Hiromitsu Awano: Scrambling and Signing during Analog-to-Digital Conversion for Sensing Security, 電子情報通信学会ハードウェアセキュリティ研究会, 沖縄県青年会館, 2018年3月

古賀啓太郎, 粟野皓光, 池田誠:  数論変換に基づく多項式乗算器の並列ハードウェア実装, 電子情報通信学会ハードウェアセキュリティ研究会, 沖縄県青年会館, 2018年3月

市橋忠之, 粟野皓光, 池田誠: 65nmプロセスを用いたOptimal Ateペアリング向け12次拡大体演算器の評価, 電子情報通信学会ハードウェアセキュリティ研究会, 沖縄県青年会館, 2018年3月

斎藤僚介, 粟野皓光, 池田誠: 256bit素体上の楕円曲線ディジタル署名アルゴリズムに向けた小面積コプロセッサの実装, 電子情報通信学会ハードウェアセキュリティ研究会, 沖縄県青年会館, 2018年3月

杉山昇太郎, 粟野皓光, 池田誠: 楕円曲線デジタル署名アルゴリズムの高速ハードウェア設計, 電子情報通信学会ハードウェアセキュリティ研究会, 沖縄県青年会館, 2018年3月

飯塚知希, 粟野皓光, 池田誠: 深層ニューラルネットワークを用いたDouble-Arbiter PUFに対するモデリング攻撃, 電子情報通信学会VLD設計技術研究会, VLD2017-127, 沖縄県青年会館, 2018年3月

粟野皓光, 市橋忠之, 池田誠: 2次拡大体上の汎用演算器を用いた254bit素数ペアリング向けASICコプロセッサ, 暗号と情報セキュリティシンポジウム(SCIS2018), 2D4-3, 2018年1月

杉山昇太郎, 粟野皓光, 池田誠: ツイストしたエドワーズ曲線上のスカラー倍算のハードウェア実装, 暗号と情報セキュリティシンポジウム(SCIS2018), 2D4-2, 2018年1月

市橋忠之, 粟野皓光, 池田誠: BN曲線上におけるOptimal Ateペアリング向け演算ハードウェアの最適化, 電子情報通信学会技術報告会（デザインガイア2017), VLD2017-30, くまもと県民交流館パレア, 2017年11月

粟野 皓光, 佐藤 高史:  チャレンジヒステリシス特性を有するPUFの設計とシミュレーションに基づく性能評価, 情報処理学会DAシンポジウム2017（於 石川県加賀市 山代温泉 ゆのくに天祥）, pp. 79-84, 2017年9月

粟野 皓光, 佐藤 高史: モンテカルロ法に基づくタイミング歩留り解析の高速化, 電子情報通信学会技術報告会（デザインガイア2015）, VLD2015-16, 長崎県勤労福祉会館, 2015年11月

粟野 皓光, 廣本 正之, 佐藤 高史: デバイス特性の経年劣化に起因する不良確率変化の効率的な解析手法, 情報処理学会DAシンポジウム2015（於 石川県加賀市 山代温泉 ゆのくに天祥）, pp.169-174, 2015年8月

粟野 皓光, 廣本 正之, 佐藤 高史: RTNを考慮したSRAM不良確率の高速計算, 電子情報通信学会技術研究報告（デザインガイア2014）, VLD2014-74, ビーコンプラザ（別府国際コンベンションセンター）, 2014年11月

粟野 皓光, 廣本 正之, 佐藤 高史: 3996トランジスタにおけるNBTI劣化の統計的ばらつき, 情報処理学会DAシンポジウム2014 (於 岐阜県下呂市 ホテル下呂温泉水明館), pp.3-8, 2014年8月

粟野 皓光, 佐藤 高史: トランジスタアレイを用いたBTI劣化の統計的観測", 情報処理学会DAシンポジウム2013 (於 岐阜県下呂市 ホテル下呂温泉水明館), pp.85-90, 2013年8月

粟野 皓光, 清水 裕史, 筒井 弘, 越智 裕之, 佐藤 高史: “ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討”, 電子情報通信学会技術研究報告(デザインガイア2011), VLD2011-66, ニューウェルシティ宮崎, 2011年11月

粟野 皓光, 尾形 哲也, 谷 淳, 高橋 徹, 奥乃 博: 再帰結合神経回路モデルへのスパース構造導入による学習能力の向上, 情報処理学会第73回全国大会, 2-131-132, 1Q-4, March 2, 2011.

粟野 皓光, 尾形 哲也, 高橋 徹, 駒谷 和範, 奥乃 博: 確信度を用いた物体配置作業における人間ロボット協調, 日本ロボット学会第28回学術講演会, 3J1-6, 名古屋工業大学, Sep. 24, 2010.

粟野 皓光, 尾形 哲也, 高橋 徹, 駒谷 和範, 奥乃 博, RNNを用いた行為予測による人間とロボットの協調物体配置, 情報処理学会第72回全国大会, 5V-6, Mar. 11, 2010.

辺 松, 新谷 道広, 森田 俊平, 粟野 皓光, 廣本 正之, 佐藤 高史: "信号確率伝播に基づいた プロセッサのためのNBTI起因最大遅延パスの抽出", 第29回 回路とシステムワークショップ (於 北九州国際会議場), pp.30-35, 2016年5月. 

糸山 克寿, 坂東 宜昭, 粟野 皓光, 合原 一究, 吉井 和佳, 視聴覚統合NMFによるカエル合唱音声の分析, 情報処理学会 研究報告 音楽情報科学 (MUS) Vol. 2015-MUS-107 No. 55 pages 1-6, 2015年5月.

吉永 幹，粟野 皓光，廣本 正之，佐藤 高史: RTN起因のリングオシレータ発振周波数変動を利用したPUF，電子通信情報学会VLSI設計技術研究会，2015年3月

佐藤雅紘，飯塚翔一，粟野皓光，橋本昌宜，尾上孝雄: NBTIによる閾値電圧変化の確率的モデル化に関する一考察，電子情報通信学会総合大会，A-3-5，2015年3月

吉永 幹, 粟野 皓光, 廣本 正之, 佐藤 高史: ランダムテレグラフノイズを用いたチップ識別手法の一検討, 電子情報通信学会ソサイエティ大会, A-7-1, p.95, 2014年9月.

合原 一究, 粟野 皓光, 水本 武志, 坂東 宜昭, 大塚 琢馬, 柳楽 浩平, 奥乃 博: 振動子モデルと音声可視化システムを用いたアマガエルの合唱法則の解析, 第39回 AI チャレンジ研究会, SIG-Challenge-B303-09, 人工知能学会, 京都大学, Mar. 18. 2014. 

清水 裕史, 粟野 皓光, 筒井 弘, 越智 裕之, 佐藤 高史:"情報量規準を用いるRTNモデルパラメータ推定の自動化", 情報処理学会DAシンポジウム2012 (於 岐阜県下呂市 ホテル下呂温泉水明館), 2012年8月. 

粟野 皓光，ベイジアン深層ニューラルネットのハードウェアアクセラレーション，回路とシステムワークショップ A分科会招待講演，2020年8月

Hiromitsu Awano, Security Evaluation of Physically Unclonable Function in Deep Learning Era, The 8th Korea-Japan Joint Workshop on Complex Communication Sciences, Jan. 5-7, 2020, Hiroshima, Japan.

粟野 皓光，Physically Unclonable Functionとモデリング攻撃，東北支部講演会 ，2019年12月

粟野 皓光，オープンソース機械学習ライブラリを用いたPUFに対するモデリング攻撃，第2回PUF技術シンポジウム，2019年3月14日，立命館大学東京キャンパス

粟野 皓光, 佐藤 高史: Line samplingを用いたモンテカルロ法に基づくタイミング歩留り解析の高速化 , VLSI設計技術研究会, VLD2016-117, 沖縄県青年会館, 2017年3月.

粟野 皓光，モンテカルロ法と集積回路設計の接点，IPSJ-ONE 2017，2017年3月