電子回路での応用－ディスクリート回路

■電子回路による増幅器の設計

　電子回路、特に差動入力の増幅器の電源外乱への対応特性を解析してみよう。一般に差動入力の増幅器というと汎用オペ・アンプを使用することが多いが、電源電圧が一般的なオペ・アンプの耐圧より高い場合は、バイポーラ・トランジスタなどをディスクリートに組んで設計しなくてはならない。

　ここでは、増幅器のDC（直流）設計とAC（交流）設計について説明しながら、ディスクリート回路に対して、CASL87を利用して、電子回路の一般の教科書では得られない、かなり深く入り込んだ解析を行ってみようと思う。

【DC設計、AC設計、それぞれどんな役割か】

　DC設計とAC設計を分けて説明するが、それぞれ、どんな役割があるのか？。回路を自由な発想（ただし、理屈に合わないものはダメ）で自由に設計する「DC設計」に対し、それを極限まで検証するのが「AC設計」ということにある。DC設計にて、性能上のすばらしいと思われる回路を発案しても、その効果がどれくらいあるのか、AC設計での解析でそれを確かめる必要がある。また、フィードバック制御上の安定性の確認などもこのAC設計に依存する。

■DC設計

　オペアンプに限らず、トランジスタなどの半導体をディスクリートに組んだ回路のDC、つまり直流設計は半導体の特性のコツさえ掴んでいるなら、どんなに大規模でも、中学生レベルの能力でも白紙（ゼロ）状態から立派に設計できる（クリック）と言っておこう。　

　例えば、下の回路図のような大規模な増幅回路でも、直流設計においては入念な作業にはなるが、坦々と組み立てられるものだ。

　それぞれの増幅段やバイポーラ・トランジスタのエミッタ（或いはFETのソース）・フォロワ段などの振幅範囲や電圧、電流及び、消費電力の限界値など、積み木の構造物を組み立てるようなもので、普通の電卓さえあれば割と容易に実用的な設計ができる世界だ。

■DC設計はやさしいが、AC設計は難しい

　それに比べてAC、つまり交流設計は、特にフィードバック制御理論など、実数と虚数の複素数の座標面を底面とした縦軸の関数、つまり、複素数を変数とする関数は人間の感覚を超えた概念が基本なので、高度な数学的計算能力を磨いたうえで臨むしかない。

　例えば、上の回路図の赤破線で囲んだ部品が人工的に制御する最低極やゼロ点の周波数を決定して、発振やリンギングを解消するものだが、直感的には設計できない。また、青破線で囲んだベース接地のトランジスタは、トーテムポールとして、そのエミッタ側に接続されるトランジスタのDC耐圧をカバーするだけではなく、もっと重要なことは、ツイン・トランジスタQ111の差動入力の両ベースへのコレクタ・ベース間浮遊キャパシタによる交流的なネガティブ・フィードバックを解消するものだが、その周波数範囲の把握などは直感的には困難である。

　AC（交流）設計ではこうした人間の能力を補う意味でもCASL87のようなシミュレータが欠かせないことが判るであろう。

【ミュンヒハウゼン男爵の靴紐】

　なんでこんなサブ・タイトル？と思われるかもしれないが、このまま回路の説明にお付き合い願いたい。

差動増幅器の中の初段の差動入力段の回路を下の図に示す。

　この差動増幅段は増幅器の初段に過ぎず、これに付加される後段もPNPトランジスタによる差動増幅回路、或いは、この初段の上部をカレント・ミラーにして後段をシングルのPNPトランジスタによるエミッタ接地型（ただしエミッタはエミッタ抵抗を介してプラス電源に接続）とする構成が考えられる。

　初段としての差動増幅回路は、入力電圧とフィードバック回路から戻る電圧との差を比較する重要な役目があるため、電源変動や差動入力にとっての同相入力の影響を極力抑えるためには、差動回路を構成するQ1、Q2の特性を極力揃える必要があるが、厳密には無理がある。それをカバーする意味でも、差動回路のエミッタの共通電流を如何に定電流化するかが設計の要となる。

　差動入力段の2つのトランジスタQ1とQ2のエミッタ側の合成電流は一定である必要があり、たいていはトランジスタなどによる定電流回路が組まれる。しかし、ここでは部品数の少数化を図る意味で、「ブーツ・ストラップ回路」を応用した回路を構成した。

　「ブーツ・ストラップ回路」は、昔は増幅器の中段において交流的な定電流源を構築するのに採用され、交流的な高インピーダンスを構築することで、その段の増幅率を稼ぐ効果があった。ここでは、初段の差動増幅段の共通エミッタ電流を交流的に定電流化するための例として紹介しよう。

　トランジスタQ1とQ2にはそれぞれ、0.1mAのコレクタ電流を流してある。Q1、Q2のエミッタ側の合成電流は、0.2mAになるが、ここから下は交流的には定電流機構を構築するためにエミッタ・フォロワQboot、キャパシタCboot及び抵抗Rbootによる「ブーツ・ストラップ回路」を構成させている。

　この方式による定電流性は低域の周波数では能力が落ちてしまうというデメリットがあるが、電源を供給している電源用ICが逆に低域周波数ではメリットがあり、高域ではメリットがないという特性（ローノイズ回路の基板設計1を参照）をお互いに補える。あとは、同相入力に対する周波数特性上の低域周波数での扱う電圧範囲の制限（下限）という問題だけである。もっとも、キャパシタCbootと並列に24V程度のツェナーダイオードを併用すれば、直流的にも定電流を確保できる構成になるが、ここでは部品数をできるだけ抑えるという趣旨でキャパシタだけの構成にしている。

　因みに、「ブーツ・ストラップ回路」の名前の由縁は、「ほら吹き男爵の冒険」の中で、この章のタイトルとなったミュンヒハウゼン男爵が落ちた沼から自らのブーツの靴紐を掴んで這い上がれたという逸話からきている。（ブーツ・ストラップ(Boot straps)は正確には「靴紐」ではない。ブーツを履くときのブーツを引っ張り上げる紐である。）

　差動段のトランジスタQ1、Q2の共通のエミッタの電位の変化をキャパシタCbootで直接Recom1のトランジスタQ1、Q2のエミッタとは反対側の端子に反映させて、Recom1の端子間電圧を一定に保つことでRecom1内を流れる電流を定電流化できる仕組みを構築している。まさしく、「ブーツ・ストラップ回路」である。

　「ブーツ・ストラップ回路」の充放電上の時定数は、Cboot(10uF)とRboot(110k)が絡んでくる。この差動増幅段を含む電子回路が扱う周波数範囲と回路の起動時の時間を考慮してCbootの値を決めればよい。

【電流配分の設計】

　トランジスタQbootは「ブーツ・ストラップ回路」を構成するうえで重要なエミッタ・フォロワである。差動段のエミッター電流からの、このQbootのベースへの分流を極力抑えるためにQboot自身のコレクタの低電流状態でのhFEができるだけ大きなタイプを選ぼう。もっとも、Qbootをダーリントンで組めばhFEを桁違いに改善できるのだが、簡素化のために単一のエミッタ・フォロワとしておこう。

　このQbootには0.4mAのコレクタ電流を流している。ブーツ・ストラップ機能のために、Q1、Q2の共通エミッタ電流の２倍の電流を流し、キャパシタCbootへの負方向での給電に余裕を持たしている。(差動入力電圧の限界値：クリック)

　電源外乱に対するQ1、Q2の共通エミッタ電流の変動をいかに抑制するかが、今回の解析の目的だが、非反転型増幅器の場合の入力電圧に対するQ1、Q2の共通エミッタ電流の変動をいかに抑制するかの課題とも同様であるので、Qbootの静的な電流でQ1、Q2の共通エミッタの変動電位のふり幅が左右されることも考慮に入れる必要がある。

【半導体の絶対最大定格への適正確認】

　旧Fairchild semiconductor社（現On Semiconductor社）のトランジスター「FJV1845」をQ1、Q2、Qbootに採用する。この石はコレクタ・エミッタ間電圧Vceが120V、コレクタ電流Icが50mA、許容電力Pcが300mWの最大定格をもっている表面実装タイプ（SOT-23）のトランジスタである。

　下の表に、最大定格と、Q1、Q2、Qbootの上図の回路における動作状態での静的な電圧、電流値を示す。

　このトランジスタの形状はSOT-23であり、Pcの最大定格は300mW、ジャンクション温度の最大値は150℃なので、熱抵抗は以下のように求まる。

　周囲温度25℃の場合の各トランジスタのジャンクション温度は、この熱抵抗値から上記の表に示される値となる。このジャンクション温度は「AC設計」のバイポーラ・トランジスタの相互コンダクタンスGmの値を求めるときに重要となる。

■AC設計

　いよいよ、CASL87の出番だ。肝心のAC(交流)設計に踏み込もう。

【差動増幅段の耐電源変動の解析】

　増幅器というと、直ぐ、入力に対する出力特性を求めがちだが、ここでは、ディスクリート設計の醍醐味として、「ブーツ・ストラップ回路」の電源変動に対する差動入力段のエミッタ電流の防御の性能を解析してみよう。

★バイポーラ・トランジスタの等価回路

　下にバイポーラ・トランジスタに対するジャコレット（Giacolleto）のハイブリッド・パイ型等価回路を示す。このパイ型の方が実際のトランジスタの特性に沿った形式として今日では定着している。

　もっとも実際のバイポーラ・トランジスタの内部は分布定数型であるが、簡略化のために下記のような集中定数型でも充分、実用的である。

エミッタ接地の場合の相互コンダクタンスGmの値は、Gm = 11605・｜Ic｜／T で定義される。

　上記の各定数はすべて、各トランジスタに流れるコレクタ電流のバイアス値での微小動作範囲での値である。上の一連の式で、RpaiがhFEに絡んでいることが示されているが、ハイブリッド・パイ型等価回路は、hパラメータからの変換が可能であることが特徴である。例えば、Rpaiは下に示すようにhieと同等である。

　hieもそのときのコレクタ電流の絶対値に依存していることはバイポーラ・トランジスタの特性である。このようにハイブリッド・パイ型等価回路はバイポーラ・トランジスタの各メーカーのデータ・シート内のhFEからの換算が容易である点も大きなメリットがある。

　「DC設計」で決定した静的電流や電圧から求めた各トランジスタのハイブリッド・パイ型等価回路の各定数を以下の表に示す。

　使用するトランジスタ「FJV1845」のコレクタ－エミッタ間容量は外形の端子間浮遊容量になるので、ここではゼロ[F]とする。

　ジャンクション温度は先の「DC設計」での表内の「Junction temperature (ambiense 25℃)」から絶対温度換算で上の表のT[K]の項目で示してある。

★ブーツ・ストラップによる差動増幅段の等価回路

　下の図に今回の差動増幅段をブーツ・ストラップにより定電流化した回路のAC（交流）等価回路を下図に示す。　

　電源外乱として負電源（－Vcc）側にサイン波の入力を加える。負電源（－Vcc）のノード10には相互コンダクタンスGin(e>10*100－e)とRinput(1.0Ω)を設置して外乱入力としている。正電源（＋Vcc）側は交流的にはグランド等価なので、そのまま、「e」に落とす。

　差動段の共通エミッタ電流の変化を見るためにRdetectを追加している。このRdetectの定数は1.0Ωとし、Recom1(120KΩ)より充分に無視できる程に小さい値としてある。最も、もっと小さな値にしたいなら、例えば、Rdetect＝0.01、Gout(E>200*5-e)＝100とすればよい。

　Rdetectを流れる電流は、ノード200とグランド「e」との間にある相互コンダクタンスGout(E>200*5-e)＝1.0sに等価であり、Routによって電圧変換されて出力される。

上図の等価回路のCASL87でのソース・コードを下に示す。赤枠で囲んだCbootの値を10uf、100uF、なしの３種類でシミュレートした。

　各トランジスタは上記のソースコード内の「Link文」で接続を定義する。

上記のソースコードは以下よりダウンロードできる。

    Differential_Amp.zip

★CASL87、GR87による電源外乱の影響の周波数特性の計算とグラフ表示

　下図に上記ソース・コードの計算結果を示す。ノード10の電源変動入力に対し、出力はRdetectを流れる電流としたグラフであるが、値はデシベル(20・log10(Irdetect/Vnode10))で表現してある。

　帯域としては、Cboot=100uFでは、30Hz以上の周波数において、ブーツ・ストラップ用のキャパシタCbootがない場合に比べ、約－42dB(1/126)の改善ができている。もっとも、さらに低域まで、この効果を持たせるには、キャパシタCbootの容量を増やせばよいが、電源投入時のこの段の安定時間が嵩むので、抵抗Rbootを40V程度のツェナー・ダイオードに置き換えることをお薦めする。この電源外乱の影響の解析は、差動増幅段の同相入力除去比にも適用できるが、条件としては、Q1とQ2のトランジスターの特性が極力揃っていることである。

【お問い合わせ】

　ご質問などは以下のメールにてお願いします。

   メール： muraoka@lyde-global.com

＜記： 村岡如竹＞