「VHDLで学ぶディジタル回路設計」サポートページ
書籍のサポートページは、諸事情により、引っ越し致しました。
本書または本ページに関するお問い合わせは、vhdl_support@fts.ie.u-ryukyu.ac.jp 宛にお願い致します。
(1)本書の特徴
(1)本書の特徴
本書は,以下の三部構成になっています。本書で学習することにより、ディジタル回路の実践的 かつ効率的な設計手順を習得することができます。
Part I は理論編です。ディジタル回路の基礎理論 を体系的に学びながらVHDLの使用法を習得できるように, 各章は理論解説,演習,VHDL演習,章末問題で構成され ています。Part I は、大学・高専のディジタル回路のテ キストに適した内容になっています。
Part II は実践編です。読者のスキルアップを目的 として、HDLによるトップダウン設計に関する、より実践的で高度な話題を提供しています。
Part III は付録です。ディジタル回路を設計する上で必要となるVHDL構文、記述方法等を詳しく解説してい ます。
(2)正誤表
(2)正誤表
正誤表は、こちらをクリックして下さい。なお第8版以降では、修正済みとなっています。
(3)ソースコード集
(3)ソースコード集
本書に掲載されているVHDL記述、合成結果、シミュレーション結果等を閲覧できます。また、各VHDLソースコードに対応するVerilog-HDL記述についても、閲覧できます。ソースコード集は、こちらをクリックして下さい。
(4)章末問題の解答例
(4)章末問題の解答例