數位邏輯實習-CPLD/FPGA

PLD (Programmable Logic Device) 可程式化邏輯裝置為現在設計邏輯線路常使用的方式，

通常可分為CPLD-複雜可程式邏輯裝置及FPGA-現場可程式閘陣列兩種，CPLD與FPGA皆

可做為數位化邏輯設計功能，CPLD適用於較小型的邏輯設計，而FPGA是以閘陣列技術為

基礎所發展成的一種PLD，內含更多的邏輯元件，目前通常稱呼數位化邏輯設計為CPLD。

亦常為電子業界用來設計電子元件如DDR、PCIe...等或嵌入式晶片所使用的一種技術。

(1111人力銀行的職缺參考)

課程規劃為一學期，教學安排如下：

1.工廠安全與衛生

2.邏輯實習儀器使用

• 三用電表

• 數位IC測試器

• 邏輯探棒

• 邏輯實習板介紹：秉華BF-YHGL-M

  • PLD晶片：MAX II EPM1270T144C5N

  • LED為共陽極接線_，低準位"0"--亮燈

  • 指撥開關ON為"0"，OFF為"1"

3.PLD軟體與燒錄器驅動程式安裝

• 設計軟體：Quartus II 9.1 free or MaxPlus II

• 燒錄器驅動程式位置：C:\altera\91sp2\quartus\drivers

• 驅動程式安裝方式：

• a.進入裝置管理員-> b.找尋未安裝正常之usbblaster* -> c.重新安裝驅動程式 ->

• d.自行選擇驅動程式位置 -> e.輸入C:\altera\91sp2\quartus\drivers

4.基本邏輯閘設計：(AND、OR、NOT、NAND、NOR、XOR、XNOR)

• 設計流程：建立專案-->建立邏輯線路(繪圖檔或程式檔)-->Compiler 1--> Pin Planner(設定腳位) --> Compiler 2-->Programmer(燒錄IC)

• PLD模擬：選擇模擬電路-->開啟新檔案(波形圖 Vector Waveform File)-->輸入模擬節點-->設定時間長度-->輸入INPUT定義-->存檔-->模擬輸出(Start Simulation)

4.1布林代數驗證：

• F=X+X'

• F=X．X'

• F=A+AB

• F=A(B+C)

• F=(A．B)'=A'+B'

• F=(A+B)'=A'．B'

4.2利用萬用閘NAND、NOR設計NOT、OR、AND等效電路

5.組合邏輯實習：

5.1 積項之合SOP--三人表決電路設計

5.2 和項之積POS--公司決策判斷線路

---第一次實習測驗

6.半加器、全加器、4位元加法器設計*及自製元件設計

7.加減法器及BCD加法器設計*

8.解碼器*、編碼器

9.LED七段顯示器與解碼器*

10.多工器與解多工器

11.1B、2B、4B*比較器設計

---第二次實習測驗

12.正反器實習

13.時鐘脈波產生器*

14.計數器*

15.移位暫存器*

16.紅綠燈實習*

---第三次實習測驗

參考書籍：可程式邏輯設計實習 CPLD/FPGA 鄭旺泉等編著 全華書局 出版

使用軟體：Altera Quartus II 9.1 free