Research Area

Research Area

● 고속 인터페이스 회로 설계 (High-speed Serial Interface)

  - PLL - Phase Locked Loop (위상 루프 회로)
  - CDR - Clock and Data Recovery (클럭 및 데이터 복원회로)
  - Tx, Rx Equalizer (등화기 회로)
  - SSCG -  Speading-Spectrum Clock Generation (대역확산 클럭 생성기)
  - PHY Design: HDMI, DisplayPort, IntraPanel Interface,  MIPI

● 딥러닝 알고리즘 경량화 및 가속화 (Lightweight Deep Learning Algorithm & Acceleration)

  - Quantization (양자화)
  - Pruning (프루닝)
  - Lightweight Model Design (경량화 모델 설계)
  - Hardware Accelerator Design (하드웨어 가속기 설계)

● 초 미세 타이밍 제어 회로 설계 (Delay Management & Circuit Design)

 - Two step, Delta-sigma TDC(Time-to-Digital Converter) Design

 - DLL (Delay Locked Loop) Circuit Design

 - All Digital PLL (Digital Clocking & RF Frequency Synthesis)

● 고속 디지털 VLSI 회로 설계, FPGA 이용 디지털 시스템 설계 (Digital VLSI Design, FPGA Prototyping)

 - Serial Inteface Link Layer Design (DisplayPort, MIPI) - FPGA, SOC

 - Image Processing (3D Enhancing) System FPGA Prototyping

 - 8B/10 B Encoder/Decoder, Byte Alignment Logic