先端電子デバイス研究室（中払研）

新3年生の卒研配属について

３年生の研究室配属は9月から開始します。

半導体の業界で活躍したい方、広く電子技術に興味のある方、基礎的な物性物理学の世界に挑んでみたい方など、是非見学に来て下さい。特に大学院進学を希望される方を歓迎します。

（メールアドレスはこのページの一番下にあります）

新４年生の卒研について

研究室ミーティングは毎週火曜日２限10:45から研C-213にて行います。４年生は必ず参加して下さい。

Preface　　　　　　　　

先端電子デバイス研究室のHPへようこそ。

この研究室は2023年度に立ち上げた新しい研究室で、2025年3月に最初の卒業生を送り出しました。

研究室の研究対象は、シリコンに替わる次世代の半導体材料として期待される「２次元物質」です。

ご存じの通り、最近の日本の半導体産業は急激に拡大しています。

そしてこの分野の技術者が不足していて、若手人材の争奪戦が始まっています。

研究室ではこの半導体技術に直接つながる研究を進めていきます。

研究室の研究テーマ

皆さんが普段使っているスマホやパソコンでは膨大な量のデジタル情報が処理されている。これらのデジタル情報はほぼすべてシリコン製の半導体集積回路で処理されている。そして、集積回路の中で最も根源的な部品であるトランジスタこそが、情報技術の進展の鍵を握るデバイスである。本研究室では、将来のトランジスタ技術においてシリコンに置き換わる新しい材料として期待される「２次元物質」の半導体を研究対象とする。

この新しい半導体材料である２次元物質がシリコンの代替として期待される理由は、従来のシリコン技術の限界を打破できる材料であるからだ。

シリコントランジスタの発明以来の長年にわたって、トランジスタの性能の向上、つまり処理速度や集積度の向上、消費電力の低減には、トランジスタのサイズ縮小が効果を発揮してきた。しかし、トランジスタのサイズの縮小が物理的な限界を迎えたことで、その限界を回避するための様々な技術が導入されている。その中でも特に短チャネル効果と呼ばれる一連の問題に対して、多くの対症療法的な回避技術が実装されてきている。特に重要な技術はSi-on-Insulator (SOI) 技術やFinFET型のデバイス構造であり、その発展としてGAA (Gate-All-Around)型やナノシート型、フォークシート型、CFETといった新規なデバイス構造が世界中で研究されている。トランジスタサイズの縮小という点ではいずれの技術においもチャネル層の薄膜化は避けて通れない。しかし、シリコン層の薄膜化には根本的な限界が知られている。つまり、膜厚が数ナノメートル程度以下になると、界面散乱や膜厚ゆらぎの影響が顕著になり過ぎて、かえってトランジスタの性能を劇的に劣化させることが近い将来に回避不可能な壁として知られている。

そこで、原子数個分の薄さを有する有する２次元物質が、シリコン技術の限界を突破できる材料であると期待が集まっている。この２次元物質はその２次元面内で原子どうしが共有結合で強く結合し、原子レベルで平坦な表面を持つ。そして、そのようなシートどうしがファンデルワールス力で弱く結合して積層するという構造を有する。そのため、原子数個分の薄さの膜となっても半導体として活用できる。つまり、シリコンでは不可能な領域での薄膜化が可能である点で、シリコンの限界を突破するための材料として期待されている。

本研究室ではこのような２次元物質の電子デバイス応用において現れる様々な課題の解決に取り組んでいく。その主な用途は最先端のトランジスタであるが、センサー等の２次元物質の特性が活用できる電子デバイス開発にも展開していく。