行列積和演算、粗行列積和演算を行うニアメモリプロセッサを開発します。3次元積層や不揮発性メモリを駆使しながら、大規模かつ低電力なスケーラブルAIプロセッサを開発します。大規模デジタル回路設計をしつつ、AIモデルとプロセッサ回路の協調設計やアーキテクチャを追求します。大規模集積回路や低電力メモリに興味がある方、是非ともチャレンジしてください。ISSCCやVLSI Symposiumなどの集積回路分野のトップ学会への投稿を狙います。

We will develop a near-memory processor capable of sparse/dense algebra (e.g. GEMM/GEMV) for state of the art foundation AI models. Leveraging 3D stacking and non-volatile memory, we will develop a large-scale, low-power, scalable AI processor. Following digital circuit design flows, we will write Verilog code and design circuits while pursuing co-design between AI models and processor circuits. If you are interested in AI processors or low-power memory systems, we encourage you to take on this challenge. We aim to publish in top conferences in the integrated circuit field, such as ISSCC and the VLSI Symposium.

AIプロセッサとメモリを高密度に3次元積層する新たな積層技術、直交積層技術を開発します。インタポーザーのレイアウトや積層技術の評価、放熱特性や機械的応力シミュレーション、高速低電力メモリアクセスを可能にする電磁界シミュレーションを行います。Ansys社のHFSSやIcepakなどを使用しながら、物理や電磁気学を駆使ししながら、最先端のチップ集積実装技術を開発します。ECTCなどチップ実装技術のトップ学会への論文投稿を狙います。得られた新たな実装技術をもとに、ニアメモリAIプロセッサ技術を開発します。

We will develop a new orthogonal stacking technology that enables high-density 3D stacking of AI processors and memory.　In this research, you will design interposer and real VLSI chip and evaluate stacking techniques, perform thermal and mechanical stress simulations, and conduct electromagnetic field simulations to enable high-speed, low-power memory access. Using Ansys HFSS, Icepak, and other tools, we will develop cutting-edge chip integration and packaging technologies by leveraging physics and electromagnetics. We aim to publish papers in top-tier chip packaging conferences such as ECTC. Based on the new packaging technology obtained, we will develop near-memory AI processor technology.

AIプロセッサは設計対象の回路ブロックが多く、設計検証に長い時間を要しています。そこでLLMや高位合成ツールを組み合わせた、生成AIによる回路設計自動化技術を開発しています。独自の回路設計生成AIエージェントを開発し、生成AIにより自動で高い電力効率を有するAIプロセッサの設計を目指します。

Designing AI processors involves numerous circuit blocks, requiring extensive time for design verification. To mitigate this problem, we will develop circuit design automation technology using generative AI, combining large language models (LLMs) and high-level synthesis tools. We aim to develop a proprietary circuit design generative AI agent to automatically design AI processors with high power efficiency using generative AI.