Our primary research consists of two areas: network algorithms for packet forwarding in Internet routers and the hardware design of these network algorithms. The network algorithms encompass IP address lookup, packet classification, and data filtering based on Bloom filters. The hardware design aspects focus on developing efficient hardware architectures using hardware description languages like Verilog and implementing them using FPGA. Our goal is to extend these techniques to create efficient algorithms and hardware architectures for emerging network technologies such as SDN and CCN.
We welcome students with interests in Data structures, C-programming, Router operations, and Hardware design (Verilog-programming) to join our research !!
우리 연구실의 연구는 두 개 분야로 구성되는데, 인터넷 라우터에서 패킷 전달을 위한 네트워크 알고리즘 개발 분야와 네트워크 알고리즘의 하드웨어 설계 분야입니다. 네트워크 알고리즘에는 IP 주소 검색, 패킷 분류 및 블룸 필터를 기반으로 한 데이터 필터링을 포함하고 있습니다. 하드웨어 설계는 Verilog와 같은 하드웨어 설계 언어를 사용하여 효율적인 하드웨어 아키텍처를 개발하는 데 중점을 두며, FPGA를 사용하여 이를 구현합니다. 우리의 목표는 이러한 기술을 확장하여 SDN 및 CCN과 같은 최신 네트워크 기술을 위한 효율적인 알고리즘과 하드웨어 아키텍처를 개발하는 것입니다.
"우리 연구실에서는 데이터 구조, C 프로그래밍, 라우터 구조 및 하드웨어 설계 (Verilog 프로그래밍)에 관심 있는 학생들을 환영합니다!!"