פרוייקט חומרה פתוחה

"חומרה פתוחה" נבנה במקור כמקום לתיעוד פרוייקט קוד פתוח של תכנון של ליבת מעבד 16 ביט לשימוש כללי. המטרה היתה לתכנן מאפס ליבת מעבד, ולממש את התכנון בשפת Verilog. במקור נקראה הליבה simple086 מתוך רצון ליצור ליבה שההשראה שלה היא ארכיטקטורת x86. בעקבות הפקת לקחים מהגרסה הראשונה העיצוב השתנה והגירסה השנייה תהיה שונה באופן מהותי. לצורך העניין שונה גם השם של ליבת המעבד וכעת הגירסה הראשונה נקראת smp0860, והשנייה תקרא smp0861.



הגרסה השנייה של הליבה (smp0861)
סטטוס נוכחי: תפקוד בסיסי. קרא עוד בדף הראשי של מעבד smp0861.
תוכנית נלווית: אסמבלר smpas,
סקריפט פרל שמשמש כאסמבלר למעבד smp0861.

החלק הראשון שהועלה לאתר הוא שלב הבאת הפקודה (fetch) של smp0861. בנוסף הועלה ממשק עבד וישבון (WISHBONE slave) לבקר זכרון. שני החלקים הללו תואמים את הספציפיקציות של WISHBONE bus. שאר הקוד זמין בקבצי ארכיון במאגר המסמכים.


דברים נוספים שאפשר למצוא באתר חומרה פתוחה
אפשר למצוא כאן מדריך Verilog, סיכומים כלליים ותמציתיים על תכן לוגי ועל MIPS, קצת חומר על מחלקי תדר לא שיגרתיים, ומילון מונחים. דפים אלו מתעדכנים עם הזמן.



ארכיון הגרסה הראשונה של הליבה (מעבד smp0860)
בדף הדוקומנטציה אפשר למצוא את מסמך הספציפיקציות (Specification Document) ואת מסמך תכנון הליבה (Design Document) של הגירסה הראשונה לליבת המעבד. את קוד המקור של הליבה ניתן למצוא בדף קוד ה- ורילוג.



הכנות לקראת smp0861
ממשק WISHBONE Slave לבקר זכרון  קובץ אוגרים (Register file)   ספציפיקציות וישבון     זכרון מטמון     תקשורת נתונים

buffer (חוצץ)  אחר



תנאי שימוש במידע שבאתר
מפת האתר
למה באינטרנט?
מי אני
לקריאה נוספת
צור קשר
Comments