CYCUEE-HDL-SG首頁


CYCU EE
 Verilog Hardware Description Language Study Group
中原大學
電機系Verilog HDL讀書會
 
2008 Group Leader    電機四乙                   林致賢
2009 Group Leader    電機四甲    蔡勇儀    許智涵
2010 Group Leader                      未成立               
2011 Group Leader    資訊碩一                   蔡勇儀
 
 

HDL讀書會行事曆

 
 
 



















Verilog HDL Study Group

    基本介紹

   目的

          使學員了解IC設計的大致流程與基本的數位電路設計概念,並先初步了解基本的 Verilog HDL 撰寫方式,進一步搭配 Xilinx FPGA 實驗版進行實作來強化Verilog HDL 的觀念。

    讀書會歷史

            本讀書會於2008由中原大學電機系 賴裕昆 助理教授為召集人,共同召集了一些對於FPGA晶片設計有著基礎了解的大三大四學生來主持本讀書會,此讀書會的主要學員為大二升

            大三之學生,也就是對於基礎電路知識已有了解即將進入更進一步專業應用領域的學生,希望學生能藉此讀書會來獲得進入IC晶片設計的路程。

            再經過了2008年後由於成效不錯,2009正式建立此網站並在教材上有大幅度改良,但2010因故無法辦成,現於2011暑假再次成立。

   HDL簡介

              所謂的 HDL Hardware Description Language 硬體描述語言的意思,利用撰寫程式的方式,來完成電路的設計、功能模擬與驗證等動作。

            早先,最原始的電路設計當然是用手繪的,然後根據完成的電路圖購買需要的元件,將之插在麵包板上,然後經由訊號產生器給予輸入訊號,再用示波器來觀看輸出訊號以驗證

              到底合不合乎我們要求的功能;但隨著積體電路的產生,電晶體製程的進步,電路的設計愈來愈複雜,往往動輒百萬、千萬顆電晶體,不可能再以傳統的手繪方式進行設計,因

             而有了硬體描述語言來使得電路設計上更快速、更有效率。

   Verilog簡介  

              Verilog HDL,原先是由一家名為Gateway Design Automation的公司,於1984發表了一種相似於VHDL的硬體描述語言;不同於VHDL的是,Verilog HDL 發展的概念是企圖能           

             程式語言介面(Programming Language Interface, PLI)為基礎,創造一個以電腦輔助設計為導向的自動化電路設計環境;故其當時語法的制定,採用了C語言做為靈感

             來源。

              Verilog成功的原因,除了它的語法與C語言極類似,使的給人的親和力較高之外,真正使它成為主流的原因是商業上的應用。原本該公司本身便是以提供EDA ( Electronic Design        

             Automation ) 工具為主業,它們非常了解當時ASIC晶圓廠(Application Specific Integrated Circuit Foundry)的需求 ─ 一套功能強大的電路模擬器(Simulator),足以用來驗證龐          

             大且複雜的數位電路;而該公司的Verilog模擬器-Verilog-XL,做到了這一點。

             現在Verilog已經成為世界高密度數位集成電路的主流設計語言,世界各國早已將其視為重要發展語言,普遍推廣於各大學與業界使用,具有極大的發展潛力,目前為晶片設計               

             Cell-Based與FPGA方式的主要使用語言。


2011年Verilog暑期讀書會資料

    講員:蔡勇儀

   課程表與說明

        課程表與說明下載

   上課講義

        數位晶片設計流程講義
        2011Verilog HDL 暑期教學講義 4th edition
        (有些東西請參考2nd的講義,裡面有其他補充的說明。)
       
        補充講義
        Verilog程式撰寫概念 First Edition

   練習Lab

用FPGA做出來的小綠(紅?)人

        ISE設計流程 2nd Edition
        子模組加入主模組 First Edition

   Lab所需檔案

        ISE設計流程用

        Btop.v
        bombcontrol.v
        rbdecoder.v
        test.v

        主模組編輯用

        Btop_practice.v

        上數計數器與視覺暫留用
       
        Sevensegment.v

   上課投影片

    電與數位的世界介紹 第三版(第一堂課)

    數位晶片設計流程(第一堂課~第二堂課)

    Veirlog 第四版(第三堂課~第五堂課)


2009年Verilog讀書會資料   

   主講內容與講員

         基礎環境介紹、晶片設計流程、Xilinx ISE 使用與燒錄教學:蔡勇儀
         Verilog HDL 語法教學:許智涵

    上課講義

          2009 Verilog HDL 暑期教學講義 - 1st edition
          2009 Verilog HDL 981教學講義 - 2nd edition

          補充講義
          Verilog程式撰寫概念

    練習Lab

用FPGA與Verilog做出來的擋子彈小遊戲

        ISE 設計流程
        主模組編輯(子模組加入主模組)
        小綠人

   上課投影片

         數位晶片設計流程
         Verilog HDL 語法介紹

   範例檔 ( 配合 各項Lab 使用 )

        ISE設計流程用

        Btop.v
        bombcontrol.v
        rbdecoder.v
        test.v

        主模組編輯用

        Btop_practice.v

        上數計數器與視覺暫留用
       
        Sevensegment.v


 未來建議閱讀書籍

          Verilog 硬體描述語言(二版),黃英叡/江文啓 譯,全華出版
          博客來網路書店簡介
          中原大學圖書館資料

          Verilog FPGA 晶片設計,林炷生/劉紹漢 著,全華出版
          博客來網路書店簡介
          中原大學圖書館資料

          Verilog 硬體描述語言數位電路-設計實務,鄭信源 著,儒林出版
          博客來網路書店簡介
          中原大學圖書館資料

          Digital Design,Vahid, Frank 著,Wiley出版( 原文書 )
          中原大學圖書館資料
        
          Verilog for Digital Design
Vahid, Frank 著,Wiley出版( 原文書 )
          中原大學圖書館資料

          CIC訓練課程講義 Verilog


 讀書會上課情形

        971~972學期(2008~2009)HDL讀書會照片集錦1
        971~972學期(2008~2009)HDL讀書會照片集錦2

        2009 暑期HDL讀書會照片集錦

        981學期(2009末~2010初) HDL讀書會照片集錦
        982學期(2010) HDL讀書會照片集錦


 聯絡我們

        大家只要有任何有關於讀書會的問題,或是想了解更多,歡迎寄信詢問
            電機四甲  蔡勇儀   h333333y@gmail.com
            電機四甲  許智涵   dikerlans@gmail.com
 

對於本 Verilog HDL 讀書會的建議

        希望老師、學長們、以及各位學弟妹們能夠在這邊發表你們對於本 Verilog HDL 讀書會的想法與建議,以期讓這個讀書會能夠更進步、更完善,謝謝各位!!!
 
        想法與建議:
 
 

‎‏‎‎‎‎‎‏‎‏‏‎‏‏‎‎‎‎‏‎‎‏‎‎‎‏‏‏‏‏‏‎‏‏‏‏‏‏‎‏‏‎‎‏‎‏‎‎‎‏‎‏‏‏‏‏‎‎‎‎‎‏‎‏‎‎‏‏‏‏‏‏‏‎‏‎‎‏‎‎‎‏‎‎‏‏‏‏‏‎‎‎‏‏‎建議

尚未有建議...希望大家多多指教!
 

Challenge

     想要挑戰讀書會其他的Project嗎?想要留名於讀書會嗎?想的話就點進來吧~讓我們看看你的實力!

     挑戰英雄榜

 

981 Student Project Introduction

    1. Hash Function 介紹 侯沛辰 (ppt)
    2. OpenRISC介紹 蔡勇儀、許智涵(ppt)
    3. NetFPGA介紹 陳柏瑋(ppt)
    4. NCTUns介紹 簡慈君學姊(ppt)
 
 
 

Tutorials

 
 

Design Resources 

  • 視覺暫留
          Solution  provided by 林致賢
 
  • 小綠人
          Lab 說明文件  by 許智涵
  • 簡易3位數加法計算機
  • 有鬧鈴功能之數字鐘
 
 

Project

Some project ideas
 

 
ċ
Btop.v
(1k)
蔡勇儀,
Aug 26, 2009, 11:03 AM
ċ
Btop_practice.v
(1k)
蔡勇儀,
Sep 26, 2009, 3:40 AM
ć
蔡勇儀,
Aug 8, 2011, 11:54 AM
Ċ
Ridley Fan,
Sep 22, 2008, 5:00 AM
Ċ
蔡勇儀,
Sep 26, 2009, 3:29 AM
Ċ
蔡勇儀,
Aug 2, 2011, 12:23 PM
Ċ
蔡勇儀,
Aug 26, 2009, 12:32 PM
Ċ
Chih-Han Hsu,
Sep 10, 2009, 7:01 AM
Ċ
蔡勇儀,
Aug 26, 2009, 10:45 PM
ć
NCTUns.ppt
(722k)
Chih-Han Hsu,
Aug 28, 2009, 5:04 AM
ć
Chih-Han Hsu,
Aug 25, 2009, 9:45 AM
Ċ
蔡勇儀,
Aug 26, 2009, 11:18 PM
Ċ
蔡勇儀,
Sep 26, 2009, 3:21 AM
Ċ
蔡勇儀,
Aug 7, 2011, 2:42 AM
Ċ
Chih-Han Hsu,
Sep 27, 2009, 5:50 AM
Ċ
Chih-Han Hsu,
Sep 2, 2009, 5:04 AM
ċ
Verilog暑期讀書會時間表(100學年度).doc
(33k)
蔡勇儀,
Aug 2, 2011, 12:38 PM
Ċ
蔡勇儀,
Aug 7, 2011, 2:50 AM
ć
蔡勇儀,
Aug 8, 2011, 11:50 AM
ć
蔡勇儀,
Oct 11, 2009, 11:22 PM
ć
蔡勇儀,
Aug 26, 2009, 10:42 PM
ċ
bombcontrol.v
(1k)
蔡勇儀,
Aug 26, 2009, 11:03 AM
ċ
rbdecoder.v
(1k)
蔡勇儀,
Aug 26, 2009, 11:03 AM
ċ
sevensegment.v
(1k)
蔡勇儀,
Oct 11, 2009, 8:46 AM
ċ
test.v
(1k)
蔡勇儀,
Aug 26, 2009, 8:18 PM
Ċ
蔡勇儀,
Aug 7, 2011, 2:41 AM
ć
蔡勇儀,
Aug 25, 2009, 6:29 AM
Ċ
蔡勇儀,
Aug 2, 2011, 12:36 PM
ć
蔡勇儀,
Sep 26, 2009, 3:18 AM
ć
蔡勇儀,
Aug 7, 2011, 8:46 AM
Comments