數位電子乙級學習網

112年度全國技術士技能檢定簡章 

• 數位電子乙級學科考題：應考時間120分鐘

• 數位電子乙級術科考題：應考時間六小時

• Library及燒錄檔

〈學習重點〉

一、硬體線路布建

• 子版焊接：焊接元件

• 母版電路繪圖：兩題抽一題，接腳依抽題規定設計，以KiCAD畫零件圖及背面佈線圖

• 母版焊接：依繪製完成的資料焊接元件

二、CPLD設計

• Verilog 繪圖法(使用Quartus II)：依題號以硬體描述語言繪製電路圖，再燒錄到CPLD  EPM3064ALC44-10N

學習網站：海青 資訊帥哥 淇健網站 https://www.notion.so/34882139dec040d995e9e04245403df6