Notepad

OCM VHDL to Verilog

posted Nov 30, 2013, 4:16 PM by Dark Schneider   [ updated Jan 9, 2014, 4:35 AM ]

CPU
- Z80 (Use Open Cores Verilog Version, FPGA run)
Peripheral  ( ALL Verilog )
- eseps2 (Verilog, need check)
- iplrom (Verilog, FPGA run)
- kanji (Verilog, need check)
- keymap (Verilog, need check)
- mapper (Verilog, need check)
- megasd (Verilog, need check)
- ram (Verilog, FPGA run)
- rtc (Verilog, FPGA run)
Sound  ( ALL Verilog and FPGA OK (with warnings) )
- dac (Verilog, FPGA run)
- filter (Verilog, FPGA run)
- opll (FM, YM2413)
  - eseopll (Verilog, FPGA run)
  - vm2413 (Verilog, FPGA run
- PSG (all Verilog, FPGA run)
- SCC+ (all Verilog, FPGA run)
Video  ( VHDL and FPGA OK )
- V9938 ( VHDL FPGA run )

- Top Level

Melhor formato

posted Dec 20, 2012, 9:23 AM by Dark Schneider

Em termos das ferramentas digitais, na geração dos estímulos melhor formato para portabilidade é o .csv
Sua estrutura é um número em cada linha sem nenhum caracter especial.
Apenas quando gera-se uma tabela e possui texto que se tem outros caracters.
Mas é aceita pelas ferramentas da Cadence, pelo Matlab e pelas ferramentas da Xilinx

Blogs

posted Dec 5, 2012, 3:22 PM by Dark Schneider

Blogs que eu quero continuar:
 
ueletronica.wordpress.com / microeletronica.tumblr.com
fmcdblog.wordpress.com
 
Acho que só

1-3 of 3