河野 隆太 (かわの りゅうた)

JAIST, 北陸先端科学技術大学院大学, 井口研究室

Keywords: Interconnection Networks, Deadlock-free Routing, High Performance Computing, Low-latency Network Topology, Network-on-Chips

経歴

  • 1989年12月: 広島県広島市生まれ
  • 2013年3月: 慶應義塾大学理工学部 卒業
  • 2013年10月~2015年2月: 国立情報学研究所 鯉渕研究室 RA
  • 2015年3月: 慶應義塾大学大学院理工学研究科 前期博士課程(修士課程)卒業
  • 2015年4月~2018年3月: 日本学術振興会 特別研究員 (DC1)
  • 2018年3月: 慶應義塾大学大学院理工学研究科 後期博士課程(博士課程)卒業
  • 2018年4月~2019年3月: 慶應義塾大学 天野研究室 ポスドク研究員
  • 2019年4月~2020年3月: 慶應義塾大学 天野研究室 助教 (有期)
  • 2020年4月~現在: 北陸先端科学技術大学院大学 井口研究室 助教

論文誌 (International)

    1. Ryuta Kawano, Ryota Yasudo, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Generalized Theory based on the Turn Model for Deadlock-Free Irregular Networks", IEICE Transactions on Information and Systems, Vol.E103-D, No.01, pp.101–110, Jan 2020.
    2. Ryuta Kawano, Hiroshi Nakahara, Ikki Fujiwara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Layout-Oriented Routing Method for Low-Latency HPC Networks", IEICE Transactions on Information and Systems, Vol.E100-D, No.12, pp.2796–2807, Dec 2017.
    3. Yusuke Matsushita, Hayate Okuhara, Koichiro Masuyama, Yu Fujita, Ryuta Kawano, Hideharu Amano, "Body Bias Domain Partitioning Size Exploration for a Coarse Grained Reconfigurable Accelerator", IEICE Transactions on Information and Systems, Vol.E100-D, No.12, pp.2828–2836, Dec 2017.
    4. Ryuta Kawano, Hiroshi Nakahara, Seiichi Tade, Ikki Fujiwara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Novel Channel Assignment Method to Ensure Deadlock-Freedom for Deterministic Routing", IEICE Transactions on Information and Systems, Vol.E100-D, No.8, pp.1798–1806, Aug 2017.

国際会議

    1. Yoshiya Shikama, Ryuta Kawano, Akram Ben Ahmed, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "Low-Latency Memory Packet Network Using Bypassing", The Poster Session at the 23th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips 23), Poster session, Poster No.7, Apr 2020.
    2. Ryuta Kawano, Hiroki Matsutani, Hideharu Amano, "Deadlock-Free Layered Routing for Infiniband Networks", Proc. of the 7th International Symposium on Computing and Networking Workshops (CANDARW'19), pp.84–90, Nov 2019. [Paper] [Slide]
    3. Ryuta Kawano, Ryota Yasudo, Hiroki Matsutani, Hideharu Amano, "k-Optimized Path Routing for High-Throughput Data Center Networks", Proc. of the 6th International Symposium on Computing and Networking (CANDAR'18), pp.99–105, Nov 2018. [Paper] (Outstanding Paper Award)
    4. Ryuta Kawano, Ryota Yasudo, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "HiRy: An Advanced Theory on Design of Deadlock-free Adaptive Routing for Arbitrary Topologies", Proc. of the IEEE 23rd International Conference on Parallel and Distributed Systems (ICPADS'17), pp.664–673, Dec 2017. [Paper] [Slide]
    5. Ryuta Kawano, Hiroshi Nakahara, Ikki Fujiwara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "LOREN: A Scalable Routing Method for Layout-conscious Random Topologies", Proc. of the 4th International Symposium on Computing and Networking (CANDAR'16), pp.9–18, Nov 2016. [Paper] (Best Paper Award)
    6. Yusuke Matsushita, Hayate Okuhara, Koichiro Masuyama, Yu Fujita, Ryuta Kawano, Hideharu Amano, "Body bias grain size exploration for a coarse grained reconfigurable accelerator", Proc. of the 26th International Conference on Field-Programmable Logic and Applications (FPL'16), Poster session, pp.330–333, Aug 2016.
    7. Ryuta Kawano, Hiroshi Nakahara, Seiichi Tade, Ikki Fujiwara, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "ACRO: Assignment of Channels in Reverse Order to Make Arbitrary Routing Deadlock-free", Proc. of the 15th IEEE/ACIS International Conference on Computer and Information Science (ICIS'16), pp.565–570, Jun 2016. [Paper]
    8. Ryuta Kawano, Seiichi Tade, Ikki Fujiwara, Hiroki Matsutani, Hideharu Amano, Michihiro Koibuchi, "Optimized Core-links for Low-latency NoCs", Proc. of the 23rd Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP'15), pp.172–176, Mar 2015. [Paper] [Slide]
    9. Seiichi Tade, Takahiro Kagami, Ryuta Kawano, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, "A Configurable Switch Mechanism for Random NoCs", The Poster Session at the 17th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVII), Poster session, Poster No.15, Apr 2014. (Featured Poster Award)
    10. Ryuta Kawano, Ikki Fujiwara, Hiroki Matsutani, Hideharu Amano, Michihiro Koibuchi, "Low Latency Network Topology Using Multiple Links at Each Host", The Poster Session at the 16th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVI), Poster session, Poster No.18, Apr 2013. [Poster]

論文誌 (Japanese domestic)

    1. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "複数コアリンクを用いた低遅延オンチップトポロジーに関する研究", 電子情報通信学会論文誌D, Vol.J97-D, No.3, pp.601–613, Mar 2014.

国内研究会

    1. 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "低直径ネットワークトポロジのラック配置最適化", 情報処理学会第82 回全国大会講演論文集, pp.1:33–1:34, Mar 2020 [Slide].
    2. 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "最小直径ネットワークトポロジのラック配置最適化", 電子情報通信学会技術研究報告, CPSY2019-56, Vol.119, No.372, pp.25–30, Jan 2020. [Paper] [Slide] [GitHub]
    3. 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "Infinibandネットワークでのデッドロックフリーな階層型ルーティング ", 電子情報通信学会技術研究報告, CPSY2019-28, Vol.119, No.147, pp.147–152, Jul 2019. [Paper] [Slide]
    4. 河野 隆太, 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "高スループットな相互結合網のためのスケーラブルな複数経路選択手法", 電子情報通信学会技術研究報告, CPSY2018-38, Vol.118, No.339, pp.11–16, Dec 2018.
    5. 河野 隆太, 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "ルーティングアルゴリズムによる通信帯域の測定と理解", 電子情報通信学会技術研究報告, CPSY2018-23, Vol.118, No.165, pp.133–138, Jul 2018. (情報処理学会 山下記念研究賞)
    6. 河野 隆太, 安戸 僚汰, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "ターンモデルベースの不規則網向けルーティング", 電子情報通信学会技術研究報告, CPSY2017-44, Vol.117, No.278, pp.23–28, Nov 2017.
    7. 河野 隆太, 中原 浩, 藤原 一毅, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "配線長制限ランダムトポロジ向けのスケーラブルなルーティング手法", 第15回情報科学技術フォーラム, Vol.1, pp.337–338, Sep 2016.
    8. 河野 隆太, 中原 浩, 藤原 一毅, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "HPC向けネットワークのための幾何ルーティング", LSIとシステムのワークショップ2016, ポスターセッション, No.15, May 2016.
    9. 河野 隆太, 中原 浩, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "決定的デッドロックフリールーティングのための効率的な仮想チャネル割り当て手法", 電子情報通信学会技術研究報告, CPSY2015-148, Vol.115, No.518, pp.163–168, Mar 2016.
    10. 河野 隆太, 中原 浩, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "オフチップ相互結合網向け不規則トポロジのための容易に実装可能なルーティングアルゴリズム", 情報処理学会第78 回全国大会講演論文集, pp.1:15–1:16, Mar 2016.
    11. 河野 隆太, 中原 浩, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "HPCネットワーク用ランダムトポロジ向けの低遅延な分散ルーティング手法", 電子情報通信学会技術研究報告, CPSY2015-103, Vol.115, No.374, pp.105–110, Dec 2015. [Slide] (電子情報通信学会 集積回路研究専門委員会 研究会優秀若手講演賞)
    12. 中原 浩, 藤木 大地, 蓼 誠一, 安戸 僚汰, 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 中野 浩嗣, 天野 英晴, "三次元積層チップにおける最大配線長制限下トポロジ最適化", 電子情報通信学会技術研究報告, CPSY2015-104, Vol.115, No.374, pp.111–116, Dec 2015.
    13. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "光サーキットの補助による低遅延性及びトポロジ内包性・分割性をもつネットワーク", 電子情報通信学会技術研究報告, CPSY2014-20 (SWoPP'14), Vol.114, No.155, pp.61–66, Jul 2014.
    14. 蓼 誠一, 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "規則・不規則切り替え可能な再構成NoC", 電子情報通信学会技術研究報告, CPSY2014-22 (SWoPP'14), Vol.114, No.155, pp.73–78, Jul 2014.
    15. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "光サーキットの補助的利用による高いトポロジ内包性を持つHPCインターコネクト", 電子情報通信学会技術研究報告, CPSY2013-111, Vol.113, No.497, pp.253–258, Mar 2014.
    16. 蓼 誠一, 加賀美 崇紘, 河野 隆太, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "ランダムNoCのためのコンフィギャラブルスイッチ機構", 電子情報通信学会技術研究報告, RECONF2013-77, Vol.113, No.418, pp.125–130, Jan 2014.
    17. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "複数ホストリンクを用いたNoC向け低遅延トポロジ", 電子情報通信学会技術研究報告, CPSY2013-9, Vol.113, No.21, pp.49–54, Apr 2013. (電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞)
    18. 河野 隆太, 藤原 一毅, 松谷 宏紀, 天野 英晴, 鯉渕 道紘, "ホストから複数リンクを用いた低遅延ネットワークトポロジ", 電子情報通信学会技術研究報告, CPSY2012-77, Vol.112, No.376, pp.123–128, Jan 2013.

招待講演

    1. Ryuta Kawano, "Scalable routing techniques for the optimized interconnection networks", CANREXI (CANDAR Extreme Infrastructure), Takayama Cultural Hall, Japan, Nov 2018.

受賞

    1. "山下記念研究賞", 情報処理学会 (2019)
    2. "Outstanding Paper Award", The 6th International Symposium on Computing and Networking (CANDAR'18). [Photo]
    3. "Best Paper Award", The 4th International Symposium on Computing and Networking (CANDAR'16). [Photo]
    4. "電子情報通信学会 集積回路研究専門委員会 研究会優秀若手講演賞" (2016).
    5. "電子情報通信学会 コンピュータシステム研究会 優秀若手講演賞" (2013).

ノミネート

共著者の受賞

    1. Seiichi Tade, "Featured Poster Award", The 17th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XVII).

講義

    1. プログラミング基礎同演習 (学部2年/春学期), 慶應義塾大学理工学部, 2019.
    2. 理工学基礎実験 (学部2年/春学期, 秋学期), 慶應義塾大学理工学部, 2019.

謝辞

本研究の一部は, 科学技術振興機構「JST」の戦略的創造研究推進事業「CREST」, 科学研究費 (若手 (B)), JSPS科研費 基盤研究S 25220002, JSPS 科研費15J03374, 国立情報学研究所公募型共同研究 (一般研究公募型), 戦略的情報通信研究開発推進制度 (SCOPE) 若手ICT研究者等育成型研究開発 の助成を受けたものである.

Papers

Slides

Posters