Il sistema MOS

• Il sistema Metallo Ossido Semiconduttore
• I 4 stati di polarizzazione
• Diagramma a bande
• La tensione di soglia

Il MOSFET

• Il transistor ad effetto di campo MOSFET
• Le regione di funzionamento nel modello a canale lungo: V_GS I_DS
• Il modello a canale corto
• Variazione della tensione di soglia per effetto dello scaling
• Dipendenza da V_DS: DIBL Drain Induced Barrier Lowering
• Modulazione della lunghezza di canale
• Saturazione di velocità
• Conduzione sottosoglia
• Le capacità intrinseche e la resistenza parassita del CMOS

Logica CMOS

• Caratteristiche statiche e dinamiche
• nMOS
• pMOS
• Inverter

Regole di progetto

• Standard cells
• Desing Rules (regole di progetto)
• problemi di allineamento delle maschere
• problemi di polvere/particelle
• gradiente dei parametri di processo
• rugosità superficiale
• Classificazione regole di processo
• Intra-Layer
• Inter-Layer
• Stick diagram
• 8 rules
• Cammino di Elurero

Metodi semplificati di simulazione

• Logical Effort
• Buffer scalati
• Estensione a gate diversi
• Path brancing effort
• Modello di Elmore
  

Interconnessioni on-chip

• Aspetto capacitivo
• Aspetto resistivo
• Ritardo di propagazione
  

Altre famiglie logiche statiche

• CMOS
• nMOS-Like (pseudo nMOS)
• PTL Pass Transistor Logic
• Soluzioni al problema dell'erosione della tensione di soglia:
• Transmission Gate
• Soluzione circuitale
• Approccio tecnologico
• BDD Binary Decision Diagram

Logiche dinamiche

• n-p Domino Logic (Zip Logic)
• Domino Logic
• Unità sequenziali
• C² MOS
• NORA Logic
• TSPC True Single Phase Clocking